NAND型双位氮化物只读存储器及制造方法

摘要

本发明涉及一种NAND型双位氮化物只读存储器及制造方法，首先，提供一基板。接着，形成数条相互隔开而平行的隔离层于基板中。然后，形成数条字符线和数个ONO堆栈结构于基板之上，这些字符线相互隔开而平行，并与这些隔离层垂直交错，各ONO堆栈结构形成于对应的字符线及基板之间。接着，形成数条非连续性位线于这些字符线之间及这些隔离层之间的基板中。本发明的NAND型双位NROM的结构与互补性金氧化半导体(CMOS)相似，且其制作工艺顺序与CMOS的制作工艺顺序兼容。

说明书

技术领域

本发明涉及一种内存及制造方法，特别涉及一种制作工艺顺序与互补性金氧化半导体(complementary metal-oxide semiconductor，CMOS)兼容的NAND型双位(dual bit)氮化物只读存储器(nitride read only memory，NROM)及制造方法。

背景技术

NROM可区分为NOR型及NAND型。NOR型NROM具有可储存指令、可立即执行、快速读取、每一存储单元(cell)的面积大及每一存储单元的储存容量小等特性，主要是应用在手机、光驱、硬盘及打印机上。NAND型NROM具有只能存放数据，不能存放指令、每一存储单元的面积小及每一存储单元的储存容量大等特性，其主要应用在MP3播放机、数字相机、数字摄录像机及移动电话等电子产品中的存储卡(memory card)上。

请同时参照图1A及图1B，图1A为传统的NOR型双位NROM的部分俯视图，图1B为沿着图1A的剖面线1B-1B’所视的NOR型双位NROM的剖面图。在图1A及图1B中，NOR型双位NROM 30至少包括一硅基板(silicon substrate)10、多条埋入式位线(buried bit line)20、多条字符线(word line)24、多个氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)堆栈结构17、数个障碍扩散氧化物层(barrier diffusion oxide)22、数个存储单元32(如图1A及图1B中的较大虚线范围所示)、数个第一位储存节(storage node)34及数个第二位储存存储单元36(如图1A及图1B中的较小虚线范围所示)。

在图1A中，埋入式位线20以相互隔开而平行的方式形成于硅基板10中，字符线24也以相互隔开而平行的方式形成于硅基板10之上，且字符线24及埋入式位线20上下垂直交错。在图1B中，每一条字符线24及硅基板10之间具有一ONO堆栈结构17，各ONO堆栈结构17由下而上依序包括有一底氧化物层(bottom oxide layer)11、一氮化硅(silicon nitride，SiN)层13及一上氧化物层(top oxide layer)15。此外，障碍扩散氧化物层22形成于埋入式位线20上，用以隔离字符线24。

字符线24、埋入式位线20及ONO堆栈结构17构成这些存储单元32，这些存储单元32以数组(array)排列的方式构成一存储单元数组，如图1A所示。每一存储单元32具有第一位储存节34及第二位储存节36，且各存储单元32中的第一位储存节34及第二位储存节36沿字符线24的延伸方向间隔排列，导致每一存储单元32的面积会较大。

请参照图2A--2E，其为图1B的NOR型双位NROM制造方法的流程剖面图。首先，在图2A中，提供一硅基板10，并形成一ONO层16于硅基板10上。其中，ONO层16由下而上依序包括有一底氧化物层11、一氮化硅层13及一上氧化物层15。接着，形成一图案化光致抗蚀层18于ONO层16上，并以离子植入(ion implantation)法形成数条相互隔开而平行的埋入式位线20于未被图案化光致抗蚀层18所覆盖的硅基板10中，如图2B所示。其中，离子植入法借着提升掺杂物(dopant)的离子的能量或动能，将掺杂物的离子以穿透ONO层16的方式打进去硅基板10中，以形成埋入式位线20。

然后，去除暴露的部分的上氧化物层15及其下方的部分的氮化硅层13，并去除图案化光致抗蚀层18，如图2C所示。接着，形成数个障碍扩散氧化物层22于这些埋入式位线20之上，且这些障碍扩散氧化物层22将剩余的ONO层16隔离成数个ONO堆栈结构17，如图2D所示。然后，形成数条相互间隔而与埋入式位线20垂直的字符线24于ONO堆栈结构17上，NOR型双位NROM 30终告完成，如图2E所示。在形成字符线24的步骤中，可以先形成一多晶硅(polysilicon)层于硅基板10之上，再通过微影法及蚀刻法将去除部分的多晶硅层，以形成这些字符线24。

由上述可知，由于障碍扩散氧化物层22及字符线24以高温制作工艺完成，加上埋入式位线20的形成步骤早于障碍扩散氧化物层22及字符线24的形成步骤，导致埋入位线20中的掺杂物的离子容易受到高温的影响而产生扩散现象。因此，埋入式位线20中的掺杂物的离子的浓度将与原先浓度不同，对NOR型NROM 30的电性品质影响很大。

发明内容

本发明的目的在于提供一种NAND型双位(dual bit)氮化物只读存储器(nitride read only memory，NROM)及制造方法，可以避免位线中的掺杂物的离子受到高温的影响而产生扩散现象。本发明的NAND型双位NROM的结构与互补性金氧化半导体(complementary metal-oxide semiconductor，CMOS)相似，且其制作工艺顺序与CMOS的制作工艺顺序兼容。一方面，可以降低NROM制作工艺研发的难度；另一方面，使得存储单元规模设计(cell scaling)更具潜力。

根据本发明的目的在于提出一种NAND型双位氮化物只读存储器，至少包括基板、多条隔离层、多条字符线、多个氧化物/氮化物/氧化物(oxide-nitride-oxide，ONO)堆栈结构及多条非连续性位线。这些隔离层以相互隔开而平行的方式形成于基板中，这些字符线以相互隔开而平行的方式形成于基板之上。这些字符线与这些隔离层垂直交错，各ONO堆栈结构形成于对应的字符线及基板之间，且这些非连续性位线形成于这些字符线之间及这些隔离层之间的基板中。

根据本发明的再一目的在于提出一种NAND型双位氮化物只读存储器的制造方法。在此方法中，首先，提供一基板。接着，形成数条相互隔开而平行的隔离层于基板中。然后，形成数条字符线和数个ONO堆栈结构于基板之上，这些字符线相互隔开而平行，并与这些隔离层垂直交错，各ONO堆栈结构形成于对应的字符线及基板之间。接着，形成数条非连续性位线于这些字符线之间及这些隔离层之间的基板中。

根据本发明的另一目的在于提出一种NAND型双位氮化物只读存储器的制造方法。在此方法中，首先，提供一基板，并形成数条相互隔开而平行的隔离层于基板中。接着，形成一ONO层于基板上。然后，形成一多晶硅层于ONO层上。接着，形成一图案化光致抗蚀层于多晶硅层上。然后，去除暴露的部分的多晶硅层及其下方的ONO层，以形成数条字符线和数个ONO堆栈结构于基板之上。字符线相互隔开而平行，并与隔离层垂直交错，各ONO堆栈结构位于对应的字符线及基板之间。接着，以离子植入法形成数条非连续性位线于字符线之间及隔离层之间的基板中。然后，去除图案化光致抗蚀层。

附图说明

图1为传统的NOR型双位氮化物只读存储器(NROM)的部分俯视图；

图1B为沿着图1A的剖面线1B-1B’所视的NOR型双位NROM的剖面图；

图2A--2E为图1B的NOR型双位NROM制造方法的流程剖面图；

图3A为依照本发明的较佳实施例的NAND型双位NROM的部分俯视图；

图3B为沿着图3A的剖面线3B-3B’所视的NAND型双位NROM的剖面图；

图3C为沿着图3A的剖面线3C-3C’所视的NAND型双位NROM的剖面图；

图4A--4D为图3B的NAND型双位NROM的制造方法的流程剖面图；

图5A--5D为图3C的NAND型双位NROM的制造方法的流程剖面图；

图6A--6C为本发明以浅沟渠隔离(STI)法形成隔离层的流程剖面图；

图7A--7B为本发明以局部硅氧化(LOCOS)法形成隔离层的流程剖面图；

图8为图3B的一存储单元的电路结构的示意图。

附图标记

10：硅基板                          11、111：底氧化物层

13：氮化硅层                        15、115：上氧化物层

16：氧化物-氮化物-氧化物(ONO)层

17、117：ONO堆栈结构                18、118：图案化光致抗蚀层

20：埋入式位线                      22：障碍扩散氧化物层

24、124：字符线                     30：NOR型双位氮化物只读存储器(NROM)

32、132：存储单元                   34、134：第一位储存节

36、136：第二位储存节               110：基板

113：氮化物层                       120：非连续性位线

123：多晶硅层                       130：NAND型双位NROM

150：隔离层                         160：浅沟渠

155、165：图案化硬质掩模层

具体实施方式

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

请参照图3A--3C，图3A为依照本发明的较佳实施例的NAND型双位(dualbit)氮化物只读存储器(nitride read only memory，NROM)的部分俯视图，图3B为沿着图3A的剖面线3B-3B’所视的NAND型双位NROM的剖面图，图3C为沿着图3A的剖面线3C-3C’所视的NAND型双位NROM的剖面图。NAND型双位NROM 130至少包括一基板(substrate)110、数条隔离层(isolation layer)150、数条字符线(word lines)124、数个氧化物/氮化物/氧化物(oxide-nitride-oxide，ONO)堆栈结构117、数条非连续性位线(bit lines)120、数个存储单元132(如图3A及图3B中的较大虚线范围所示)、数个第一位储存节(storage node)134及数个第二位储存存储单元136(如图3A及图3B中的较小虚线范围所示)。

在图3A中，这些隔离层150以相互隔开而平行的方式形成于基板110中，这些字符线124以相互隔开而平行的方式形成于基板110之上，且这些字符线124与这些隔离层150垂直交错。在图3B中，每一个ONO堆栈结构117形成于对应的字符线124及基板110之间。其中，ONO堆栈结构117包括底氧化物(bottom oxide)层111、氮化物层113及上氧化物(top oxide)层115于基板110上，氮化物层113形成于底氧化物层111上，且上氧化物层115形成于氮化物层113上。

本发明的特征之一在于将这些非连续性位线120形成于这些字符线124之间及这些隔离层150之间的基板110中。字符线124、非连续性位线120及ONO堆栈结构117构成这些存储单元132，这些存储单元132以数组(array)排列的方式形成一存储单元数组，如图3A所示。每一存储单元132具有第一位储存节134及第二位储存节136，且各存储单元132中的第一位储存节134及第二位储存节136沿非连续性位线120的延伸方向间隔排列，并且位于各字符线124的两侧，导致每一存储单元132的面积会较小。

请参照图4A--5D，图4A--4D为图3B的NAND型双位NROM的制造方法的流程剖面图，图5A--5D为图3C的NAND型双位NROM的制造方法的流程剖面图，且图5A--5D分别对应于图4A--4D。首先，在图4A及图5A中，提供一基板110，基板110例如是硅基板，并形成数条相互隔开而平行的隔离层150于基板110中，如图5A所示；图4A为沿位线方向的剖面图，并不会显示隔离层150的结构。

接着，依序形成一ONO层116、一多晶硅(polysilicon)层123及一图案化光致抗蚀层118于基板110之上，如图4B及图5B所示；图5B字符线的延伸方向的剖面图，故不会显示图案化光致抗蚀层118的结构。其中，ONO层116包括底氧化物层111、氮化物层113及上氧化物层115，材质可以是氮化硅(silicon nitride)的氮化物层113形成于底氧化物层111上，且上氧化物层115形成于氮化物层113上。此外，多晶硅层123形成于ONO层116上，图案化光致抗蚀层1118形成于多晶硅层123上。

然后，去除暴露的部分的多晶硅层123及其下方的ONO层116，以形成数条字符线124和数个ONO堆栈结构117于基板110之上。这些字符线124相互隔开而平行，并与这些隔离层150垂直交错，各ONO堆栈结构117位于对应的字符线124及基板110之间，如图4C及图5C所示，但图5C不会显示字符线124和ONO堆栈结构117。

接着，形成数条非连续性位线120于这些字符线124之间及这些隔离层150之间的基板110中，并去除图案化光致抗蚀层118，如图4D及图5D所示。其中，非连续性位线120以离子植入(ion implantation)法形成于这些字符线124之间及这些隔离层150之间的基板110中。

需要注意的是，本发明可使用一浅沟槽隔离(shallow trench isolation，STI)法或局部硅氧化(local oxidation of silicon，LOCOS)法形成隔离层150于基板110中，在此简单说明如下。

在以STI法形成隔离层150的步骤中，首先，形成一图案化硬质掩模层(hard mask)155于基板110上，如图6A所示。接着，去除暴露的部分的基板110，以形成数条相互隔开而平行的浅沟渠160于基板110中，如图6B所示。然后，填入一绝缘物质于这些浅沟渠160中，以形成数条相互隔开而平行的隔离层150于基板110中，如图6C所示。其中，绝缘物质例如是二氧化硅(SiO₂)。接着，去除图案化硬质掩模层155，又如图5A所示。

另外，在以LOCOS法形成隔离层150的步骤中，首先，形成一图案化硬质掩模层165于基板110上，如图7A所示。其中，图案化硬质掩模层165的材质为四氮化三硅(Si₃N₄)。接着，氧化暴露的部分的基板110，以形成数条相互隔开而平行的隔离层150于基板110中，如图7B所示。然后，去除图案化硬质掩模层165，又如图5A所示。

请参照图8，其为图3B的一存储单元的电路结构示意图。在图8中，Vg、Vs、Vd、Vs分别表示施加于存储单元132上方的字符线124、存储单元132下方的基板110、存储单元132左方的字符线120及存储单元132右方的字符线120的电压值，而L表示第一位储存节134，且R表示第二位储存节136。至于存储单元132的电性操作的方式将逐项举例并简单说明如下：

1.当设定Vg＝-5～-20V，Vd＝Vs＝Vb＝0V时，即可进行存储单元132的初始化(initialize)动作。

2.当设定Vs＝1～3V，Vg＝1～3V，Vd＝Vb＝0V时，即可进行R的读取(read)动作。

3.当设定Vd＝1～3V，Vg＝1～3V，Vs＝Vb＝0V时，即可进行L的读取动作。

4.当设定Vg＝-2～-10V，Vd＝3～10V，Vs＝Vb＝0V时，即可进行R的可程序(program)动作。

5.当设定Vg＝-2～-10V，Vs＝3～10V，Vd＝Vb＝0V时，即可进行L的可程序动作。

6.当设定Vg＝-5～-20V，Vd＝Vs＝Vb＝0V时，即可进行存储单元132的消除(erase)动作。

所以，本发明上述实施例所公开的NAND型双位NROM及制造方法，具有下列优点：

1.其非连续性位线的形成步骤晚于多晶硅层及ONO层的高温形成步骤的设计，可以避免非连续性位线中的掺杂物的离子受到高温的影响而产生扩散现象，使得NAND型NROM可以达到良好的电性品质。

2.本发明可以省略传统的障碍扩散氧化物层的步骤，达到简化制作工艺步骤及节省生产成本的功效。

3.本发明的NAND型双位NROM的结构与互补性金氧化半导体(complementary metal-oxide semiconductor，CMOS)相似，且其制作工艺顺序与CMOS的制作工艺顺序兼容。一方面，可以降低NROM制作工艺研发的困难度；另一方面，使得存储单元规模设计(cell scaling)更具潜力。

综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种的变动和修改，因此本发明的保护范围以权利要求为准。