微机应用系统和微机、及信号处理系统和集成电路

摘要

微机应用系统可通过简单的结构来实现部分的高速动作。外带ROM(20)存储微机(10)的控制程序(PG)。MPU(11)通过执行复印处理部(PGI1)，将高速动作必需处理部(PGM1)复制到内置RAM(12)的高速处理区域(PAR)中。地址变换部(14)在MPU指定的取入地址(AZ1)指示外带ROM(20)中的高速动作必需处理部(PGM1)的存储范围内时，将其变换为内置RAM(12)的对应部位的地址(AF)。

说明书

技术领域

本发明属于涉及一种执行存储在存储器中的程序的微机应用系统和信号处理系统的技术。

背景技术

近年来，在以设备组装微机系统为代表的微机应用系统中，伴随着微机动作的高速化，所需的动作速度日益上升。另一方面，存储器等外围电路或接口的动作速度却赶不上微机的动作速度。另外，伴随软件的大规模化、开发时间缩短化，存储软件的存储器为了避免危险，可利用可改写型存储器的情况增加了。另外，软件在大规模化的同时复杂化，这使得增大了对软件开发者的负担。

下面，简单说明现有的微机应用系统。

图8是表示实现高速动作的第1现有例的框图。图8中，MPU51经总线53，取出内置ROM54内的控制程序PG的数据并执行。通常，微机50内的存储器对经由内置总线53的数据取出最佳化访问速度，在图8的结构中，通过高速取出控制微机50的程序PG可高速执行。内置ROM54例如由掩膜ROM构成，或为了避免危险，由可改写的快闪(flash)ROM等构成。

图9是表示具备大规模存储器的第2现有例的框图。图9的结构中，将外带ROM60连接于总线53上，在该外带ROM60中存储控制程序PG。MPU51经总线53，取出外带ROM60内的控制程序PG并执行。因为外带ROM60通常是通用ROM，所以与内置ROM相比，大多仅能进行非常低速的访问，例如由可改写型的通用快闪ROM等构成。

图10是表示实现高速动作的第3现有例的框图。在图10的结构中，微机50具备高速缓冲存储器RAM54和高速缓冲存储器电路55，为所谓的高速缓冲存储器型微机的结构。MPU51经总线53，取出外带ROM60的控制程序PG并执行。但是，因为外带ROM60的访问速度低，所以就频繁访问的地址而言，将该数据动态登录在高速缓冲存储器RAM54中。之后，切换高速缓冲存储器电路55访问外带ROM60或访问高速缓冲存储器RAM54。

但是，现有结构中存在如下问题。

如第1现有例所述，在内置ROM的系统中使用掩膜ROM作为内置ROM的情况下，针对近年来对避免程序不符等危险的高要求，非常难以对应。另外，在使用可改写ROM作为内置ROM的情况下，微机的制造工序在逻辑电路与可改写型ROM中需要不同的加工，变为所谓的混载加工，成本非常高，产生问题。

另外，如第2现有例所述，在使用外带ROM的系统中，访问速度与利用内置存储器的情况相比非常慢，在需要高速动作的控制的情况下，很难进行稳定动作。

另外，如第3现有例所述，在利用高速缓冲存储器型微机的情况下，尽管可进行高速动作，但相关高速缓冲存储器的结构规模非常大，结构复杂，所以例如作为设备组装微机，动不动功能就会过剩，成本也高。

发明内容

针对上述问题，本发明的目的在于，在微机应用系统即信号处理系统中，通过简单的构成，使程序中需要高速动作的部分实现高速动作。

为了解决上述问题，本发明在微机应用系统中，将ROM中存储的程序中、高速动作所需的高速动作必需处理部从ROM移动到从MPU的访问速度更快的RAM，当MPU为了取入程序数据而指定的取入地址是指ROM中存储高速动作必需处理部的范围内时，将该取入地址变换为RAM中高速动作必需处理部的对应部位的地址。即，ROM中存储的的高速动作必需处理部在被移动到访问速度快的RAM后，从MPU访问并执行。并且，因为不必高速缓冲存储器等复杂结构，可通过移动程序的功能和变换地址的功能来实现，所以可通过简单的结构来实现部分的高速动作。

并且，高速动作必需处理部也可低速执行或与其它程序一起存储在ROM中，所以可弹性进行软件的改写，软件的开发也变容易。

另外，本发明提供一种具有与上述一样的技术特征的、包含通过DSP等运算处理部来执行程序的信号处理LSI的信号处理系统。即，在运算处理部可访问第1存储部、和访问速度比第1存储部慢的第2存储部的结构中，将第2存储部中存储的程序中、高速动作所需的高速动作必需处理部从第2存储部移动到第1存储部，当运算处理部为了取入程序数据而指定的取入地址是指第2存储部中存储高速动作必需处理部的范围内时，将该取入地址变换为第1存储部中高速动作必需处理部的对应部位的地址。即，第2存储部中存储的的高速动作必需处理部在被移动到访问速度快的第1存储部后，从运算处理部访问并执行。并且，因为不必高速缓冲存储器等复杂结构，可通过移动程序的功能和变换地址的功能来实现，所以可通过简单的结构来实现部分的高速动作。

附图说明

图1是表示根据本发明实施形态1的微机应用系统的结构框图。

图2是表示本发明实施形态的地址变换的图。

图3是表示根据本发明实施形态2的微机应用系统的结构框图。

图4是表示根据本发明实施形态3的微机应用系统的结构框图。

图5是表示根据本发明的微机应用系统的其它实例的结构框图。

图6是表示根据本发明的微机应用系统的其它实例的结构框图。

图7是表示根据本发明的微机应用系统的其它实例的结构框图。

图8是表示第1现有例的框图。

图9是表示第2现有例的框图。

图10是表示第3现有例的框图。

图11是根据本发明的信号处理系统的结构例。

图12是根据本发明的信号处理系统的结构例。

图13是根据本发明的信号处理系统的结构例。

图14是根据本发明的信号处理系统的结构例。

具体实施方式

下面，参照附图来说明本发明的实施形态。

(实施形态1)

图1是表示根据本发明实施形态1的微机应用系统的框图。图1中，微机10具备MPU11、内置RAM12、和连接MPU11和内置RAM12的总线13。另外，20是与微机10的总线13连接的外带ROM。

在外带ROM20中存储微机10控制用的程序PG。程序PG被分为在重启解除后执行的初始处理部PGI、和平常时执行的平常处理部PGM。平常处理部PGM包含高速动作必需的高速动作必需处理部PGM1，初始处理部PGI包含将高速动作必需处理部PGM1复制到内置RAM12的高速处理区域PAR中的复制处理部PGI1。

微机10具备必要时变换MPU11为了取入程序数据而指定的取入地址AZ1的地址变换部14。即，作为第2部件的地址变换部14当取入地址AZ1指示外带ROM20中存储高速动作必需处理部PGM1的范围内时，将该取入地址AZ1变换为内置RAM12中高速动作必需处理部PGM1的对应部位的地址AF。地址变换部14例如由硬件构成。

参照图2来说明本实施形态的地址变换。现在，将外带ROM20中存储的高速动作必需处理部PGM1的开头地址设为AO1，将其尺寸设为SO1，将内置RAM12中高速处理区域PAR的开头地址设为AA1。这里，按照下式来判断取入地址AZ1是否指示外带ROM20中存储的高速动作必需处理部PGM1。

AO1≤AZ1＜AO1+SO1……(1)

当式(1)为真时，判断为取入地址AZ1指示高速动作必需处理部PGM1，为假时，判断为取入地址AZ1不指示高速动作必需处理部PGM1。另外，当式(1)为真时，通过下式，进行地址变换。

AF←AA1+(AZ1-AO1)……(2)

为假时，不变换取入地址AZ1，原样使用。即

AF←AZ1……(3)    

通过这种地址变换，可在取入地址AZ1指示外带ROM20中存储高速动作必需处理部PGM1的范围内时，访问移动到内置RAM12的高速动作必需处理部PGM1，因此，可确实实现部分的高速动作。

下面，说明图1的微机应用系统的动作。首先，在重启解除后，MPU11边经总线13依次访问外带ROM20，边执行初始处理部PGI。此时，MPU11通过执行复制处理部PGI1，将存储在外带ROM20中的程序PG中的高速动作必需处理部PGM1复制到内置RAM12的高速处理区域PAR。即，本发明的第1部件由MPU11和复制处理部PGI1实现。

之后，MPU11执行平常处理部PGM。这里，当MPU11请求的程序数据的取入地址AZ1指示高速动作必需处理部PGM1以外的部分时，因为式(1)为假，所以地址变换部14将取入地址AZ1作为地址AF原样输出。从而，指定外带ROM20的地址空间，微机10对应于平常处理部PGM动作。

下面，在微机10的控制涉及高速动作必需处理部PGM1的情况下，MPU11输出的取入地址AZ1指示高速动作必需处理部PGM1。此时，因为式(1)为真，所以地址变换部14根据式(2)将取入地址AZ1变换为地址AF。从而，指定内置RAM12的地址空间，微机10对应于复制到高速处理区域PAR的高速动作必需处理部PGM1动作。

如上所述，根据本实施形态，将外带ROM20中存储的高速动作必需处理部PGM1复制到内置RAM12，当MPU11访问高速动作必需处理部PGM1时，地址变换部14将程序数据的取入目的地从外带ROM20切换到内置RAM12。由此，即使将高速动作必需处理部PGM1与低速处理就足够的其它平常处理部PGM一起保存在外带ROM20中，也可高速处理。

例如，在松下产微机MN103系列和NM102系列中，数据总线为8bit、访问定时器为125ns的外带ROM的程序以4MIPS程度动作，相反，内置RAM12的程序可在NM103系列中以20MIPS、在MN102系列中以10MIPS程度动作。因此，显著得到本实施形态的效果。

作为本实施形态的比较例，考虑在微机中不设置地址变换功能，将高速动作必需的程序复制到内置RAM中的结构。在该结构中，将复制到内置RAM中后变为可开始执行的程序的数据消息存储在外带ROM中，将该数据消息从外带ROM复制到内置RAM中后进行动作。可以说，变为由软件考虑的系统结构。

但是，在根据该比较例的结构中，产生如下问题。即，因为形成为将高速动作必需处理部从内置RAM取出的程序，所以当存储在外带ROM中时，不再是简单的数据消息，因此，在作为程序取出该数据消息的情况下，微机有可能失控。另外，考虑高速动作必需处理部在与外带ROM不同的地址区域的内置RAM上动作，必需进行程序开发，对开发者造成很大的负担。    

相反，在本实施形态中，因为取入地址AZ1在微机10内变换，所以软件开发者不必考虑微机10内部的结构，与开发现有的在外带ROM20上动作的程序的情况一样，只要进行开发即可。但是，虽然在程序PG中必需特定必需高速动作的部分，但这对于系统开发者而言并不困难。并且，按照近年来的程序编制器技术，也可将必需高速的处理模块汇集到特定的块中。从而也可减轻软件开发负担。

另外，用于复制高速动作必需处理部PGM1的程序也可存储在微机10的内部、例如内置RAM12中。

(实施形态2)

图3是表示根据本发明实施形态2的微机应用系统的结构框图。图3中，向与图1相同的构成要素附加与图1相同的符号，这里省略其详细说明。在图3的结构中，与图1的不同之处在于，微机10A具备作为第1部件的DMA电路16、和可设定判断是否变换地址的条件的寄存器15。由地址变换部14和寄存器15来构成第2部件。

首先，在本实施形态中，DMA电路16将存储在外带ROM20中的高速动作必需处理部PGM1传送到内置RAM12中。因此，初始处理部PGI不必包含复制处理部PGI1。另外，通过设置DMA电路16，在将高速动作必需处理部PGM1传送到内置RAM12期间，MPU11可并列执行其它处理。由此，从重启解除后移动到平常处理部PGM的时间与实施形态1相比，缩短了

削减时间＝高速化块数×ROM尺寸×(ROM读取周期+微机处理时间)

另外，寄存器15具备分别存储高速动作必需处理部PGM1的开头地址AO1和尺寸SO1的第1和第2区域151、152、存储内置RAM12中高速处理区域PAR的开头地址AA1的第3区域153、和存储表示是否传送完高速动作必需处理部PGM1的标志FL的第4区域154。寄存器15在DMA电路16将高速动作必需处理部PGM1传送到内置RAM12时波参照，另外，在地址变换部14变换取入地址AZ1时也被参照。

这里，通过在寄存器15中设定内置RAM12中的高速处理区域PAR的开头地址AA1，可提高移动高速动作必需处理部PGM1的位置的自由度。即，无论将高速动作必需处理部PGM1配置在内置RAM12的哪个位置上，只要将其开头地址存储在寄存器15的第3区域153中，就可准确执行取入地址AZ1的变换。另外，在另外设置可高速访问的存储器的情况下，也可在该存储器中配置高速动作必需处理部PGM1。另外，存储在寄存器15中的未必是高速处理区域PAR的开头地址，只要是表示配置高速处理区域PAR的位置的数据，可以是任何形式。

另外，通过在寄存器15中设定高速动作必需处理部PGM1的开头地址AO1，高速动作必需处理部PGM1可配置在外带ROM20中的任何部位。即，可开发对开发者好的、自由度高的软件。另外，存储在寄存器15中的未必是高速动作必需处理部PGM1的开头地址，只要是表示外带ROM20中存储高速动作必需处理部PGM1的位置的数据，可以是任何形式。

另外，通过在寄存器15中设定高速动作必需处理部PGM1的尺寸SO1，可将高速动作必需处理部PGM1的传送处理最佳化到必要的最小限度，所以可削减无用的处理时间，可减轻与平常处理并行执行的处理的费用。另外，因为高速处理区域PAR的容量也可最佳化，所以可将RAM有效用于其它用途中。

另外，存储在寄存器15中的高速动作必需处理部PGM1的开头地址和尺寸不必以作为功能单位的1模块为标准，也可以任何形式来设定模块内的一部分或功能模块。高速动作必需处理部PGM1始终指示想高速动作的部分。

并且，通过将标志FL存储在寄存器15中，地址变换部14可容易识别是否传送完高速动作必需处理部PGM1。即，在本实施形态中，地址变换部14通过下式来判断是否变换取入地址AZ1。

AO1≤AZ1＜AO1+SO1 && FL＝已传送……(4)

即，当高速动作必需处理部PGM1传送完时，地址变换部14与实施形态1一样动作。但是，当高速动作必需处理部PGM1的复制还未结束时，通过存储在寄存器15的第4区域154中的标志FL表示未传送状态，由此式(4)的条件为假。此时，地址变换部14按照式(3)，不变换取入地址AZ1，将其作为地址AF原样输出。由此，选择外带ROM20的地址空间，微机10执行外带ROM20中存储的高速动作必需处理部PGM1。通过该动作，在平常动作中，当微机10A开始执行高速动作必需处理部PGM1时，即使DMA电路16还未结束高速动作必需处理部PGM1的传送，也不等待该动作完成，可不引起误动作地执行高速动作必需处理部PGM1。

(实施形态3)    

图4是表示根据本发明实施形态3的微机应用系统的结构框图。图4中，向与图1或图3相同的构成要素附加与图1或图3相同的符号。在图4的结构中，与图3的不同之处在于，设置多个(图4中为2个)可设定判断是否变换地址的条件的寄存器。由地址变换部14和第1与第2寄存器15A、15B来构成第2部件。

本实施形态中的动作基本上与实施形态2一样。但是，多个高速动作必需处理部PGM1、PGM2可分别设定判断条件。即，对应于程序PG内的第1高速动作必需处理部PGM1来设置第1寄存器15A，对应于第2高速动作必需处理部PGM2来设置第2寄存器15B。DMA电路16将第1和第2高速动作必需处理部PGM1、PGM2分别复制到内置RAM12内的高速处理区域PAR1、PAR2中。

这样，通过设置多个用于设定判断条件的寄存器，可对应于分散的多个高速动作必需处理部。例如，在光盘装置的控制中有中断系统的处理或时间限制的处理等必需高速化的多个处理。在由微机实现该控制的情况下，本实施形态特别有效。另外，即使在作为高速动作必需处理部，有不依赖于微机10的动作状态的共同部分、和依赖于微机10的动作状态进行切换的个别部分的情况下，也通过使多个寄存器对应于各个别部分，对应于个别部分的切换来切换寄存器，容易对应。由此，可开发对开发者好的、自由度高的软件。

在上述各实施形态中，举例说明了组合微机与外带ROM的微机应用系统，但本发明不限于此。例如，也可将微机与外带ROM容纳在单个外壳内，或将ROM设置在微机内部。即，与内置RAM相比，只要是在访问速度慢的存储器中存储程序的情况，则得到本发明的效果。图5是根据本发明的微机应用系统的其它实例，微机10C具备从MPU11的访问速度比内置RAM12慢的内置ROM21。

另外，在上述各实施形态中，将存储在ROM中的高速动作必需处理部取入内置RAM中后高速执行，但本发明不限于此，也可取入外带RAM中。即，在由MPU进行处理时，若是访问速度比存储程序的存储器快的RAM，则即使是外带的，也可得到本发明的效果。图6是根据本发明的微机应用系统的其它实例，微机10D除外带ROM外，还可连接于外带RAM22上。另外，图7也是根据本发明的微机应用系统的其它实例，可连接外带RAM22的微机10E内置从MPU11的访问速度比外带RAM22慢的ROM21。

另外，在上述各实施形态中，举例说明了包含由MPU执行程序的微机的微机应用系统，但本发明不限于此。例如即使将各实施形态中的微机转换成由DSP(Digital Signal Processor)等运算处理部执行程序的信号处理LSI的信号处理系统也可得到与各实施形态一样的效果。另外，各实施形态中的RAM或ROM也可转换成访问速度不同的存储部。即，只要运算处理部是具有可与第1存储部和访问速度比第1存储部慢的第2存储部进行访问的结构的信号处理系统，则可进行根据本发明的程序的高速处理。

图11-图14是根据本发明的信号处理系统的结构例，与上述图1、图5-图7的结构一样动作。在图11-图14中，信号处理LSI30、30A、30B、0C具有作为执行程序的运算处理部的DSP31。在图11的结构中，在信号处理LSI30中内置作为第1存储部的RAM32，外带作为第2存储部的ROM40。在图12的结构中，在信号处理LSI30A中内置作为第1存储部的RAM32和作为第2存储部的ROM41。在图13的结构中，在信号处理LSI30B中外带作为第1存储部的RAM42和作为第2存储部的ROM40。在图14中，在信号处理LSI30C中外带作为第1存储部的RAM42，内置作为第2存储部的ROM41。

发明效果

如上所述，根据本发明，在存储在ROM或第2存储部中的高速动作必需处理部被移动到访问速度快的RAM或第1存储部后，从MPU或运算处理部访问并执行。并且，该动作可由移动程序的功能和变换地址的功能实现，所以可由简单的结构来实现部分的高速动作。并且，高速动作必需处理部也可低速执行，或与其它程序一起存储在第2存储部中，所以可弹性进行软件的改写，软件的开发也变容易。