一种整合高压元件制程及混合信号元件制程的方法

摘要

本发明提供一种整合高压元件制程及混合信号元件制程的方法，包含：提供一半导体基底；在半导体基底上界定井区；以场氧化物界定活性区；于活性区上形成闸极氧化物；形成第一多晶硅于活性区及场氧化物上；沉积电容电介质于场氧化物上的第一多晶硅上；沉积第二多晶硅于电容电介质上以成型电容器；执行双重扩散漏极(DDD)植入以形成高压元件的源极/漏极区；执行轻掺杂漏极(LDD)植入以形成轻掺杂区域；形成间隔物；及执行源极/漏极植入。

说明书

技术领域

本发明一般而言是与半导体制造有关，更明确地，是关于一种整合高压元件制程及混合信号元件制程之的法。

背景技术

随着半导体工业的蓬勃发展，半导体元件的制造已朝向系统芯片(System OnChip，SOC)的趋势，以符合现代电子产品轻、薄、短、小及讲求速度的需求。而其中液晶显示(LCD)控制器SOC系SOC产品家族中的新兴产品之一。LCD控制器SOC通常包含逻辑电路(例如，静态随机存取存储器SRAM)、混合信号电路(其包含模拟装置)、及高压(约18V)驱动器装置。因此，高压LCD驱动器的主要步骤是结合SRAM与模拟装置以形成SOC产品的LCD控制器。在半导体制程方面，其需要混合信号制程与高压CMOS制程的整合。此制程整合之一关键在于第一多晶硅、第二多晶硅(P1、P2)的形成及双重扩散漏极(DDD的之植入。

发明内容

本发明的一个目的是提供一种制程整合的方法，其结合0.35微米混合信号制程与0.35微米高压双重扩散漏极(HV DDD)装置制程。

依据本发明的一实施例，一种整合高压元件制程及混合信号元件制程的方法包含：提供一半导体基底；在半导体基底上界定井区；以场氧化物界定活性区；在活性区上形成闸极氧化物；形成第一多晶硅于活性区及场氧化物上；沉积电容电介质于场氧化物上的第一多晶硅上；沉积第二多晶硅于电容电介质上以成型电容器；执行双重扩散漏极(DDD)植入以形成高压元件的源极/漏极区；执行轻掺杂漏极(LDD)植入以形成轻掺杂区域；形成间隔物；及执行源极/漏极植入。

附图说明

本发明可藉由配合附图而参考以下详细叙述以获得最佳了解，其中：

图1A至1E显示0.35微米混合信号(MS)制程的流程；

图2A至2E显示0.35微米HV DDD元件制程的流程；及

图3A至3E显示依据本发明的整合高压元件制程及混合信号元件制程的方法。

具体实施方式

为使本发明的说明书更简洁且清楚，以下说明仅陈述相关的制造程序，而省略各制造程序中的一般半导体制程的详细步骤。

首先参考图1A至1E，其代表一种混合信号半导体元件的已知的制程。所谓混合信号，指的是一种数字信号与模拟信号共存的半导体元件，其中数字信号产生单元以晶体管为代表而模拟信号产生单元以电容器为代表。因此，混合信号积体电路通常是藉由整合一电容器及一互补金氧半导体(CMOS)而形成。

图1A显示于一半导体基底100上形成一N井区112及一P井区114。图1B显示形成场氧化物120以分别于N井区112及P井区114中界定活性区125。图1C显示于活性区125上形成闸极氧化物层132，接着依序于闸极氧化物层132上生长第一多晶硅(Poly-Si)层134及硅化钨(WSi_x)层136(一般称为闸极堆叠)；同时，亦于欲形成电容器140的场氧化物120’上生长类似的第一多晶硅层134’及硅化钨层136，以当作电容器140的下平板(参考图1D)。图1D显示沉积一电容电介质142于硅化钨层136’之上，并接着沉积第二多晶硅层144(其系当作电容的上平板)于电容电介质142上以成型电容器140。最后，图1E显示执行轻掺杂漏极(LDD)植入于活性区125，而后形成间隔物，并接着执行源极/漏极植入以形成晶体管150。

以上即为已知的0.35微米混合信号元件的前端制程。

图2A至2E显示0.35微米半导体制程中的一种已知的HV DDD元件制程的流程。图2A显示于一半导体基底200上藉由植入以形成一N井区212及一P井区214。图2B显示形成场氧化物220以分别于N井区212及P井区214中界定活性区225。图2C显示于活性区225上形成闸极氧化物层232，接着依序于闸极氧化物层132上生长一多晶硅(Poly-Si)层234、硅化钨(WSi_x)层236及TESO氧化物层238。图2D显示于欲形成HV元件240的漏极(或源极)执行DDD植入244。在图2D所示的情况下系执行DDD植入于NMOS的源极/漏极区，故亦称为NDD植入。最后，图2E显示于HV元件240的源极(或漏极)以及于LV元件242的源极/漏极执行LDD植入。

以上即为已知的一种0.35微米HV DDD元件的前端制程。

图3A至3E显示依据本发明以整合图2A至2E的高压元件制程及图1A至1E的混合信号元件制程的方法。首先，如图3A所示，在一半导体基底300上形成一N井区312及一P井区314。图3B显示形成场氧化物320以分别于N井区312及P井区314中界定活性区325。图3C显示于活性区325上形成闸极氧化物层332，接着依序于闸极氧化物层332上生长第一多晶硅(Poly-Si)层334及硅化钨(WSi_x)层336(一般称为闸极堆叠)；同时，亦于欲形成电容器340的场氧化物320’上生长类似的第一多晶硅层334’及硅化钨层336’以当作电容器340的下平板(参考图3D)。图3D显示沉积一电容电介质342于硅化钨层336’之上，并接着沉积第二多晶硅层344(其是当作电容的上平板)于电容电介质342上以成型电容器340。需注意，上述图3A至3D的制造程序与图1A至1D的制造程序完全相同，因此，本发明具有沿用原本MS之前半段制程而无须重新开发全新制程的优点。

接下来，如图3E所示，于欲形成HV元件350在漏极(或源极)执行DDD(NDD)植入352，然后依序执行LDD植入、间隔物形成及一般源极/漏极植入。至此，一种依据本发明以结合高压元件的前端制程及混合信号元件的前端制程的方法便完成。需注意，当图3E所示的制造程序完成后，上述DDD植入是连同LDD植入而仅需单一退火程序即可。因此本发明具有免除高压元件制程的DDD植入后及混合信号元件制程的LDD植入后须分别执行退火的优点。

本发明的许多特征及优点可藉由上述说明而变得清楚明白。此外，因为那些熟悉本技术领域者可轻易地对本发明做出修饰及改变，所以本发明不应被限定于上述的确切结构及程序，而所有适当的修饰及其同等物均可被归属于本发明的范围内。故本发明是由后附申请专利范围所界定而不应由此处的详细叙述所限制。