利用碳纳米管设计的非挥发性随机存储器及制备方法

摘要

本发明公开了一种利用碳纳米管制备的非挥发性随机存储器及制备方法，包括上下两层碳纳米管构成的阵列，每一层碳纳米管是一组平行的单壁碳纳米管，上下两层的碳纳米管之间相互垂直但不发生接触，两层碳纳米管的每个交叉结点构成存储器的一个存储单元。本发明公开了在制备该存储器的过程中各重要参数的取值原则和器件具有最优存储特性时的工作条件，解决了传统存储器在高密度集成中所遇到散热、功耗和稳定性等方面的问题。

说明书

技术领域

本发明属于存储器件及其制备方法，特别涉及一种利用碳纳米管制备的非挥发性随机存储器及制备方法。

背景技术

存储器在全世界半导体市场中占据了40％的份额，存储器以外的其它半导体产品每2年更新一代，而存储器则是每18个月一代，以动态存储器(DRAM)的发展为例，每个功能元件的尺寸不断减小，价格在不断的下降，每个存储单元工作所需的电子数目也越来越少。1988年日本在硅片上刻线的线宽达到了0.8微米，芯片集成度达到了10⁶个元件以上，4Mb的动态随机存储器DRAM问世，从而进入了特大规模集成ULSI时代；1992年线宽0.5微米的16Mb芯片投产；1994年线宽0.35微米的64Mb芯片投产；不久就将实现0.13微米的4Gb的DRAM。但是维持尺度不断减小的趋势面对着极其严重的挑战，即存储单元中的电容不能太小，如果这个电容小到不能提供足够多的电子给放大器，那么整个存储器将被噪声所淹没，将不能保证信息存储的可靠性；同时，当每个存储单元的电子数目因集成度的提高变得越来越小时，存储器中的MOS场效应晶体管将逐渐变得不稳定。为此，我们不得不寻求具有更高集成度的存储器件。而纳米材料和纳米加工技术的发展使得纳米器件得到了更快的发展，具有广泛的应用前景。

在过去的几年里，研究工作主要集中在单电子器件上，一些基于单电子现象的存储器件已经被制备出来，并且在一定条件下显示出稳定的工作状态。但是这些单电子器件面临着很多的问题，有些需要提高工作温度，有些需要提高工作频率，并且这些单电子器件通常具有非常复杂的结构。为了解决这些困难，Thomas Rueckes利用碳纳米管设计了一种非挥发性随机存储器(《科学》Science，2000，289，94)，这种存储器包含两层碳纳米管，上层碳纳米管是放置一个个分离的小支座上，每个支座只放置一根单壁碳纳米管。

这样的结构有以下三点缺陷：1)每个支座的尺寸和支座的间距因为受工艺的限制，小于10纳米的尺寸很难达到，所以刻蚀的支座太多限制了器件集成度的进一步提高。2)器件的工艺很复杂，必须将每一行和列的小支座保持在一条直线上；3)大量分离的支座给碳纳米管的精确定位设置了障碍，因为集成后器件的尺寸很大，很难将一根碳纳米管精确定位在每排的支座上而不发生偏离和滑落，一个支座上的碳纳米管发生了脱落就可能导致整个存储器发生存储错误。

发明内容

本发明的目的是为了克服上述存储器在结构上的和制作工艺上的3个缺陷，以达到碳纳米管的精确定位和避免碳纳米管发生脱落的目的；为了提高存储器的存储密度，并使存储器的速度更快，最终实现信息的超高密度存储，从而提供一种可读写的非挥发性的随机存储器及其制备方法。

本发明的目的是这样实现的：

本发明所提供的存储器制备方法包括以下步骤：

(1)选用硅作衬底，对衬底的表面进行常规方法的氧化，以形成一个二氧化硅氧化层；

(2)选取绝缘支座的材料，可以是有机物，也可以是无机物，将其沉积在台面二氧化硅的表面上，或者直接在二氧化硅层中，利用刻蚀技术来制备出一排排的绝缘的小支座；其中可以刻蚀掉一部分厚度的二氧化硅绝缘层，但不能把二氧化硅层刻蚀透；

(2)利用原子力显微镜AFM的探针对上下层的单壁碳纳米管阵列进行定位；最后在上下两层单壁碳纳米管的两极沉淀出金属作为电极；

(3)采用常规半导体技术对器件进行封装就制备出了本发明的非挥发性随机存储器。

本发明所提供的非挥发性随机存储器，包括上下两层碳纳米管构成的阵列，每一层碳纳米管是平行设置的，上下两层的碳纳米管之间相互垂直但不发生接触；下层的碳纳米管直接放置在衬底的表面上，依靠碳纳米管和台面的相互作用力来固定碳管；每两根下层相邻的碳纳米管之间存在一个与其平行的绝缘支座，这样就形成了一组彼此平行的支座；将上层的碳纳米管放置在这些支座上，在每条支座上的碳纳米管数量为n(n＞1)，碳纳米管靠与支座的作用力来固定，这样就实现了各个存储单元的独立性，由此两层碳纳米管的每个交叉结点就是存储器的一个存储单元。在上下两层每一根碳纳米管的两端沉积金属形成电极，就可以实现存储器的控制。

本发明不仅给出了这种存储器的设计模型，还讨论列出了存储器制备时几个基本参数的取值原则，如支座材料、两碳纳米管间距、每个存储单元尺寸等；除此以外，还给出了正常工作时，各个电极上电压的范围。这些条件的得出对于本存储器的制备有着重要的指导作用，例如，存储性能对两个碳纳米管间距的依赖性很强，如果不在正确的范围之内，器件甚至不存在双稳态，也就不可能制备出存储器。

存储器正常工作需要满足的条件可以在讨论存储器工作原理的过程中得到，这些基本条件提供了器件作为存储器的基础，接下来将讨论系统为什么具有双稳特性和出现双稳态的条件。这种基于单壁碳纳米管的存储器单元，静态势能主要包括两部分：纳米管的相互作用能，纳米管和小支座的形变势能。上下纳米管的相互作用能可用范德瓦耳斯能量来表示，形变势能由下面的公式给出： $>>>E>elas>>=>>>>6>>(>>k>3>>B>)>>>>1>/>4>>>>>2>>[>3>+>3>\beta L>+>3>>>(>\beta L>)>>2>>+>>>(>\beta L>)>>3>>]>>>>>(>\delta z>)>>2>>->->->>(>1>)>>>s>$

其中 $>>\beta >=>>1>>2>>>>>(>>k>B>>)>>>1>4>>>,>>s>B为碳纳米管弹性模量和转动惯量的乘积，k为支座的弹性模量，L为上层碳纳米管的长度，\delta z为上层碳纳米管偏离平衡位置的距离。当存储单元中两根碳纳米管均处于平衡位置时，两碳纳米管的距离为r$₀，这就是它们的初始距离。对于一个确定的系统，BβkL可以认为是常数，故：

δZ＝r₀-r

E_elas＝A(r-r₀)²其中 $>>A>=>>>>6>>(>>k>3>>B>)>>>>1>/>4>>>>>2>>[>3>+>3>\beta L>+>3>>>(>\beta L>)>>2>>+>>>(>\beta L>)>>3>>]>>>,>>s>为一常数；r为两根碳纳米管的间距。系统的总静态能量可以写为：$ >>>E>TS>>=>>E>vdw>>+>>E>elas>>=>>>C>6>>>r>6>>>+>>>C>12>>>r>12>>>+>A>>>(>>>r>->r>>0>>)>>2>>->->->>(>2>)>>>s>$$

上式中E_vdw＝-C₆/r⁶+C₁₂/r¹²是描述与分子间相互作用力的勒纳-琼斯(Lennard-Jones)式，其中，C₆和C₁₂为正常数。接下来讨论它的极值，令 $>>>>\partial >>E>TS>>>>\partial >r>>>=>0>>s>$

则： $>>>>>6>C>>6>>>r>7>>>->>>>12>C>>12>>>r>13>>>+>2>A>>(>>>r>->r>>0>>)>>=>0>>s>$

又令： $>>>>>C>6>>\prime >>>r>7>>>->>>>C>12>>\prime >>>r>13>>>=>>A>\prime >>>(>>r>0>>->r>)>>->->->>(>3>)>>>s>$

其中：C₆′＝6C₆，C₁₂′＝12C₁₂，A′＝2A

上下两层的碳纳米管之间的初始距离r₀必须在以下条件决定的数值范围取值：对于所取r₀的数值，方程(3)的未知数r必须有三个正数解。

本发明的优点在于：本发明所提供的非挥发性随机存储器，原理和结构均不同于传统的存储器，它使用单壁碳纳米管作为基本材料，从而充分利用了碳纳米管的独特电学力学和化学性质，因此制备出的存储器结构比单电子存储器更为简单，既不受随机背景电荷的影响，又可以在室温下工作；同时利用碳纳米管与支座的作用力就可以完成器件的集成，存储密度达到太拉级(10¹²)，工作频率也在100G赫兹以上，散热和功耗却都很小。由此可见，这种存储器结构简单而且容易集成，不但解决了传统存储器面临的困难，还避开了单电子存储器结构复杂、集成困难的问题；与Thomas Rueckes的器件相比，用更少的支座就可以完成器件的集成，定位碳纳米管时，即使整根碳管有些偏离，只要存储单元之间不相互影响器件就可以正常工作，由此可见器件制备更加容易；同时，碳纳米管的化学惰性和良好的韧性决定了器件具有很长的使用寿命，这些优点使得本发明可以很好解决存储器发展过程中所面临的困境，与其它类型的存储器相比，具有多方面的优势。

附图说明

图1本发明存储器一个存储单元的立体结构示意图。

图2本发明存储器一个存储单元关状态的侧面示意图。

图3本发明存储器一个存储单元开状态的侧面示意图。  

图4本发明存储器一个存储单元由开状态到关状态变化时施加在电极上的电压脉冲的状态。

图5本发明存储器一个存储单元由关状态到开状态变化时施加在电极上的电压脉冲的状态。

图6本发明一个存储单元存储器在读出数据过程中施加在电极上的电压脉冲的状态。

图7表示系统的势能值与两层碳纳米管初始间距的关系。

图8本发明存储器一个存储单元处在数据保存状态下系统的势能特点。

图9本发明存储器一个存储单元由开状态变化到关状态时的势能变化趋势。

图10本发明存储器一个存储单元由关状态变化到开状态时的势能变化趋势。

图11集成后形成的3×3存储矩阵的立体示意图。

图12 3×3存储矩阵的平面示意图。

图中标示：

1.上层碳纳米管的电极      2.下层碳纳米管的电极

3.二氧化硅绝缘层          4.硅衬底

5.上层碳纳米管的支座      6.下层碳纳米管

7.上层碳纳米管            8.存储阵列中第一存储单元

9.存储阵列中第二存储单元  10.存储阵列中第三存储单元

具体实施方式

实施例1：

选用(001)取向的硅作衬底，利用干氧氧化方法，氧化温度为900℃，氧化出一个80纳米厚的二氧化硅绝缘层3。

利用电子束光刻方法、射频溅射法并采用斜蒸发沉积技术在二氧化硅绝缘层3上制备2纳米高和3纳米宽的二氧化硅支座5，其中支座有4排，间距为10纳米。

选用直径1纳米、长60纳米的单壁碳纳米管，利用原子力显微镜的探针操纵技术，制备上下两层单根单壁碳纳米管构成阵列。其中下层的每一根碳纳米管处在两个支座之间，与支座平行；上层每一根碳纳米管都是放置在支座的上面，与下层碳纳米管的方向基本垂直。

在上下两层的每一根碳纳米管的两端，利用聚焦离子束即FIB技术在绝缘层3上制备30纳米厚的铂电极1和铂电极2。最后对器件进行封装。

实施例2：

台面的制备和支座的制备与实施例1同，此时利用单壁碳纳米管束(carbon nanotube ropes)来取代单根的碳纳米管制备器件。先在台面上形成下层单壁碳纳米管束阵列，两个支座之间存在一捆单壁碳纳米管束；利用扫描探针技术对上层碳纳米管束进行定位，形成上层碳纳米管束的阵列，两捆碳纳米管束彼此不能发生任何接触。在上下两层的碳纳米管束阵列中每一捆碳管的两端，利用聚焦离子束即FIB技术在绝缘层3上制备60纳米厚的铂电极1和铂电极2。最后对器件进行封装。

实施例3：

选用(001)取向的硅作衬底，利用湿氧氧化方法，氧化温度为900℃，氧化出一个300纳米厚的二氧化硅绝缘层3。

利用电子束光刻方法、射频溅射法并采用斜蒸发沉积技术在二氧化硅绝缘层3上制备2纳米高和3纳米宽的二氧化硅支座5，其中支座有20排，间距为30纳米。

利用光刻、蒸发和剥离技术，制备电极2。用原子力显微镜的探针操纵技术在电极2的内侧上放置催化剂(Fe，Co，Ni及其合金)，原位生长下层碳纳米管，其中每一根碳纳米管与支座5平行。每一根碳纳米管的两端与其相对应的两电极内侧接触，如果接触没有达到理想的程度，可以利用聚焦离子束即FIB技术使碳纳米管和电极发生良好的欧姆接触。选用直径1纳米、长680纳米的单壁碳纳米管，利用原子力显微镜的探针操纵技术，在支座5的上面制备上层单根单壁碳纳米管，其中上层每一根碳纳米管都与下层碳纳米管垂直。在上层的每一根碳纳米管的两端，利用聚焦离子束即FIB技术在绝缘层3上制备60纳米厚的铂电极1。最后对器件进行封装。

在以上各实施例中，存储器结构如图1所示。每一个存储单元的工作状态如下：当存储单元中碳纳米管两端的电极1和2都具有+V₀电压时(如图4)，它们相互排斥，间距大，上下两根碳纳米管之间的电阻很大，此时存储单元处在关状态(如图2)；当上层碳纳米管两端的电极1具有-V₀电压，而下层电极2具有+V₀电压时(如图5)，两根碳纳米管相互吸引，间距变小，它们之间的电阻也因此而变小，单元处在开状态(如图3)。上述过程就是这个存储系统数据写入的过程。通过电极1和电极2给该单元上下两根碳纳米管一个电压差(如图6)，根据电阻的大小就可以确定出系统所处的状态，这就是数据读出的过程。

由方程(3)可知：直线g(r)＝A′(r₀-r)与曲线 $>>f>>(>r>)>>=>>>>C>6>>\prime >>>r>7>>>->>>>C>12>>\prime >>>r>13>>>>s>的每一个交点将对应方程(3)的一个解，也就对应着方程(2)的一个极值。我们因此可以定性的作出r＜r$₀时系统的势能曲线，而当r＞r₀时，范德瓦耳斯能量可以忽略，此时势能的表达式为E_TS≈E_elas＝A(r-r₀)²。由以上讨论定性作出系统静态势能曲线(如图7)。

本发明其具有双稳态的情况：

由图7(1)可以看到系统此时出现了两个势能极小值，以此作为开关状态，系统具有双稳性(r₁对应系统的开状态，r₂对应系统的关状态)。由图7(2)可见，若A′不变，系统出现双稳态是有条件的。只有g(r)处在图中r轴上截距为r_0min和r_0max的两虚线之间的区域内，才能使系统出现双稳态，此时对应着方程(3)有三个不同的解。由此可以得出系统具有双稳态的必要条件为：r_0min＜r₀＜r_0max。显然在r₀＜r_0min时系统就没有明显的双稳态(如图7(3))。同理，系统在r₀＞r_0max时也不存在双稳态。对于一个确定的系统，其r_0min、r_0max可以由方程(3)直接求出来(此时的方程只有两个不相同的解)。

2)增大存储单元的尺寸，即增大L值，由E_elas的表达式可知A减少，图7(2)中直线g(r)的斜率变大，这将导致r_0min，r_0max的值变大，r_0max-r_0min也变大。也就是说，适当的增大存储单元的尺寸，两根碳纳米管的初始间距r₀拥有更大的变动范围。若改变其支座材料，也有类似的变化出现r₀的增大可以在一定程度上降低制备工艺的难度。

系统的势能最低点对应着存储器稳定的存储状态，所以存储器的双稳性保证了存储器在一些扰动下依然保存着正确的数据信息。在开关状态变化的过程中，外加电压只要使上层的碳纳米管通过系统能量的极大值处，存储就不易发生错误。此外，碳纳米管还具有化学惰性，这将保证它们经历足够多的充放电过程而不发生化学作用。因此，数据保存在这样的一个存储器中可以拥有更长的保存时间。

存储器数据在写入和读出的过程中，上下两根碳纳米管都将被施加电压，此时系统的总势能E_T不仅包括刚刚讨论的静势能部分E_TS还包括电势能E_Q部分。这样，系统的总势能为：

        E_T＝E_TS+E_Q

给上层碳纳米管的电极1施加-V₀的电压，给下层碳纳米管的电极2施加+V₀的电压，存储单元由关状态变化到开状态。简单地认为下层碳纳米管产生了一个沿垂轴方向发散的电场，由此可以导出下层碳管的电势随着到轴心距离的增加而减少(无穷远处为0电势)。将上层碳纳米管分割成n个足够小的电荷元，系统的静电势能也因此可以写为：

其中，Δq_l为第i个电荷元电量的大小，_l为此处的电势。因为系统间距的变化很小，碳纳米管上电荷空间分布的改变可以忽略，所以可以认为Δq_l在此过程中不发生变化。此外， $>>->>\Sigma >>l>=>1>>n>>>\Delta q>l>>=>Q>,>>s>Q为上层碳纳米管的总电荷，它随着电压的增大而增大。同理，电极1和2均为+V$₀时，存储单元可以由开变化到关状态，系统的静电势能写为：

由下层碳纳米管电势的特点可以知道，第i个电荷元所处的电势_l随着两碳纳米管间距的减少而增加，随着间距的增加而减少，同时考虑到上述E_Qon和E_Qoff的表达式，我们可以确定系统的开关过程是一个静电势能减少的过程(图8、图9、图10)。增大电极1和2的电压，静电势能在总势能中的比重将会增加。计算表明，当电极电压达到某一值时，系统的总能量将以静电势能为主，这个电压值通常在几十伏特以内。研究表明，给上下两个碳纳米管施加同为+V₀的电压，系统的总势能发生改变，系统两个稳定态的势能值此时也发生了变化，由方程(5)可知此时开状态比关状态具有更高的势能值，所以系统由开到关变化的过程将导致总势能的减少(图9)；同理，一个碳纳米管电极的电压为+V₀，而另一个为-V₀时，系统的总势能也将发生改变，根据方程(4)可知此时开和关两态中开状态势能更低，而此时的两碳纳米管正是朝着势能更低的开状态运动(如图10)。由以上的讨论不难推断出系统的开关过程是一个总势能减小的过程，开关两个过程具有可逆性。存储器的这种性质保证了数据写入和读出的稳定性，可以有效地减弱随机背景扰动对数据读写造成的影响。

读出数据的过程依赖两根碳纳米管之间电阻的测定。由图7可见，系统处于开状态时，两碳纳米管的间距是r₁，两者之间的电阻为R_on；关状态间距为r₂，电阻为R_off。存储单元中两根碳纳米管之间的势垒可以简单地认为是一个高为U₀，宽度为r的方势垒，隧穿这个势垒的电子的能量远小于U₀。这样可以推导出能量为E的电子隧穿这个势垒的透射系数： $>>>>D>\cong >D>>0>>>e>>->>2>h>>>2>\mu >>(>>U>0>>->E>)>>r>>>>>s>$

其中：D₀为常数，μ为电子有效质量。因此存储单元中两根碳纳米管之间的隧穿电流I∝e^-kr( $>>k>=>>2>h>>>2>\mu >>(>>U>0>>->E>)>>>>s>为衰减系数，r为两碳纳米管的间距)。两种状态下的电阻之比为：$ >>>>R>off>>>R>on>>>=>>>I>on>>>I>off>>>=>>e>>->k>>(>>r>1>>->>r>2>>)>>>>.>>s>根据系统的特点，我们简单的认为：r$$₁～0，r₂～r₀。则： $>>>>R>off>>>R>on>>>=>>e>>kr>0>>>>>>e>>kr>>0>min>>>>.>>s>通常情况下，可以计算出k的量级为1010，r$_0min的量级为10^-9。故： $>>>>R>off>>>R>on>>>>>>e>10>>\approx >>10>3>>>s>$

显然，这样的一个存储器具有明显的开关状态。此外，我们也注意到增大初始间距r₀，电阻的差异将变大。如此可见本器件具有明显的开关状态，这样的特点使我们可以忽略两根碳纳米管之间导电颗粒对系统的影响，保证了系统读取数据的可靠性。本发明的存储器件可以通过减少每一个存储器单元的尺寸来获得更高的工作频率。

系统的工作频率主要是由存储单元中上层碳纳米管在开关状态之间变化的速率和存储器件RC时间来决定的。在一定的限度内，电极的电压越高，工作频率也越高，但是这不应成为提高工作频率的主要手段。这是因为电极的电压提高后，碳纳米管和支座的形变将增大，很可能超出支座和碳管的弹性变化区域，最终的结果是变化的过程不可逆，这种破坏性很可能导致器件只可以进行一次存储行为；同时，当电极电压太大时，一个存储单元的读写将引起周围其它存储单元的变化，这样的特点严重影响了存储的可靠性。金属性的碳纳米管具有很大的电阻，通常为几十到几百千欧，甚至更大，所以读过程的电压增大，功耗也会随之增大。通常电极的电压应在几伏特到几十伏特之间。

通过以上的讨论总结出这个器件正常工作的条件：首先在制备器件的过程中，必须将两根碳纳米管的初始间距固定在一定的范围之内，即r_0min＜r₀＜r_0max，r_0min和r_0max对应着方程(3)只有两个不等的实根，否则系统不可能具有双稳态，所以这个条件是存储器设计和制备的基础；其次，要考虑到每个存储单元的大小和所用的支座材料，因为这两个因素决定了存储器的性能，必须综合考虑后给出一个最优值，据此来决定使用碳纳米管长度和支座的材料，计算出两碳纳米管的间距，严格按照各个参数的取值来制备器件，这样做的优势是可以使存储器在工耗、集成度和工作频率等各方面的性能得到均衡的提高，因为通常情况下，存储器一个性能指标的提高是以牺牲其它存储性能为代价的。最后，根据制备的器件选择最佳工作电压，在保证存储器具有足够稳定性的前提下，可以适当的提高电极电压，以此来更大限度的提高工作频率。存储器在设计的过程中优化这些参数值，可以更好地指导器件的制备，在使用相同的材料和制备条件下，最大限度的提升器件各个方面的性能。

这种器件与传统的器件相比，集成更为方便。它利用碳纳米管和支座之间的相互作用力来实现，上层碳纳米管如同被粘在了支座上，而下层的碳纳米管则被固定在台面上，如图11所示。这样的特点决定了各个单元的独立性，每个可控的存储单元可以存入一个比特的信息。在这样的一个存储矩阵中，通过每一行和列的电极来控制相对应的一个存储单元实现读写，如果电极的电压合适，一个单元的存储可以看作是独立的行为，其它的存储单元不会受到影响，所以每一个行或列虽然只有一根碳纳米管，但是被支座分割的各个部分却是彼此独立的。图12给出了器件结构的俯视图，利用这个系统来演示如何存储三个三位二进制编码。例如需要依次存入111、000和101，我们利用下表来描述各电极的电压情况，其中以两碳纳米管开状态为“1”，关状态为“0”，下层碳纳米管的电极2始终为正电压脉冲，通过给上层碳纳米管电极1施加不同的电压脉冲来实现各个单元的数据存储，任何一个可控的存储单元都可以存储一个比特的数据，例如，存入111这个三位二进制编码，可以利用存储单元8、存储单元9和存储单元10这三个存储单元来实现，如下表所示，下层碳纳米管的电极2都施加电压+V₀，上层碳纳米管的电极则分别加负电压，根据上面的讨论可以知道此时的存储矩阵中存入了111这个编码，如果想读出这个编码，则分别测出每一个存储单元上层碳纳米管和下层碳纳米管的电阻，根据高低可以依次确定出存储单元8、存储单元9和存储单元10的信息，这样就完成了数据的写入和读出，此过程中每一个存储单元的行为相对于其它存储单元都是独立的。000和101的写入可以参考下表中相应的电极电压，存储矩阵中的下层碳纳米管均为+V₀。

经过下表所示的过程后三个三位的二进制编码被存入这个3×3的存储矩阵中，如果要读出上述的三个数据，则如图6所示，给上下层碳纳米管以电压差，测出电阻的大小，就可以判断出相应存储单元的数据，这样就可以确定出整个存储器的状态，以上过程就实现了三个三位二进制编码的写入和读入。上例中实现的是三位二进制编码的读写，若要实现多位数据的存储，可以通过更大的存储单元矩阵来实现。分别表示电极的正电压脉冲+V₀和负电压脉冲-V₀。

本发明存储器正常工作有两个基本条件：(1)上下两层碳纳米管的间距和支座材料可以保证系统出现双稳态；(2)施加的工作电压可以保证存储器开关过程具有可逆性，不会对器件结构造成破坏。

本发明也可以利用碳纳米管束(carbon nanotube ropes)来制备器件，并且利用碳纳米管作为各电极上的引线，这样的线路电容很小，RC时间也很小，因此集成后的器件工作频率是很高的，在制备过程中要准确确定各个基本参数的最优取值范围，最大限度的提高器件的存储性能。

若每一个存储单元的尺寸为10nm×10nm，那么集成之后存储器的存储密度可达到每平方厘米10¹²比特，显然这种基于碳纳米管的随机存储器具有很高的存储密度。而动态随机存储器(DRAM)存储一个比特需要一个晶体管和一个电容，其存储密度受限于存储电容的尺寸，这是由DRAM的工作原理造成的。而静态随机存储器SRAM存储一个比特需要4至6个晶体管。除了拥有更高的存储密度之外，这种基于碳纳米管的随机存储器具有很低的功耗，它不需要像传统的DRAM那样不断的刷新，也不像SRAM那样需要支持多个晶体管工作；此外，这种存储器的散热量很低，集成度的提高不会引起散热困难，相比与传统的存储器具有明显的优势。使用这样低功耗的器件可以解决传统存储器发展所面临的能源危机。

如果每个存储单元的尺寸为10nm×10nm，则这个存储器的工作频率可达到100GHz，由此可见，这种基于碳纳米管的非挥发性随机存储器大幅度的提高了存储器的工作频率，并且通过减小存储单元的尺寸可以提高工作频率，而且不会引起功耗和散热量过大的问题，因此比传统的SRAM和DRAM更具有优势。

总之，本发明存储器较传统存储器具有以下优点：1)结构简单，2)工作频率高，3)存储密度大，4)功耗低，5)散热量小，6)集成简单。