叠层陶瓷电子器件、集合电子器件和叠层陶瓷电子器件的制造方法

摘要

对于具备LGA(land·grid·array)型的外部端子电极的叠层陶瓷电子器件，可装配其平面尺寸可不变大、且搭载器件用的安装面积不变窄、覆盖搭载器件用的覆盖层。在电子器件主体48的侧面49内设置切口50，在该切口50内表面的一部分中形成分割接合用通孔导体而得到的接合用电极46。在覆盖层中设置脚部，在覆盖层的脚部位于切口50内的状态下，通过脚部接合在接合用电极46上，将覆盖层固定在电子器件主体48中。

说明书

发明所属技术领域

本发明涉及一种叠层陶瓷电子器件及其制造方法，以及在获得叠层陶瓷电子器件工序过程中获得的集合电子器件，尤其是涉及具备覆盖层(cover)的叠层陶瓷电子器件中将覆盖层装配在电子器件主体上的结构改良。

现有技术

作为本发明感兴趣的叠层陶瓷电子器件的形态如图14或图15所示。

图14所示叠层陶瓷电子器件1具备电子器件主体2，在电子器件主体2的侧面形成外部端子电极3。电子器件主体2具有叠层多个陶瓷层的结构，另外，在其内部形成作为内部电路用导体的导体膜或通孔导体，对其省略图示。

叠层陶瓷电子器件1被安装在布线衬底4上时，外部端子电极3通过焊锡6与形成于布线衬底4上的连接焊盘5相连接。此时，由于在电子器件主体2的侧面上形成外部端子电极3，所以焊锡6形成焊锡角焊缝(fillet)。

图15所示的叠层陶瓷电子器件11具备电子器件主体12，在朝向该电子器件主体12下方的主面13上形成外部端子电极14。电子器件主体12具备叠层多个陶瓷层15的结构，另外，在其内部形成作为内部电路用导体的内部电路用导体膜16和内部电路用通孔导体17。

因为外部端子电极14被称为LGA(land·grid·array)型，所以当将该叠层陶瓷电子器件11安装在布线衬底4上时，将外部端子电极14配置成与布线衬底4上的连接焊盘5相对，外部端子电极14和连接焊盘5通过焊锡18连接。在焊锡18的焊接中，在连接焊盘5上印刷膏状焊锡，接着，在布线衬底4上配置叠层陶瓷电子器件11，使膏状焊锡回流。

根据图15所示的具备LGA类型的外部端子电极14的叠层陶瓷电子器件11，与图14所示的电子器件主体2的侧面上形成外部端子电极3的叠层陶瓷电子器件1的情况不同，由于焊锡18不形成焊锡角焊缝，所以叠层陶瓷电子器件11本身具有的平面尺寸为安装所需的平面尺寸。因此，可减小安装所需的平面尺寸，可进行更高密度的安装。

在这种叠层陶瓷电子器件1或11中，对于不可内置于电子器件主体2或12内的、例如电感、电容、电阻、晶体管、二极管或IC等电子器件，被搭载于朝向电子器件主体2或12上方的主面上。虽然在图14中，省略了该搭载器件的图示，但在图15中，图示了在朝向电子器件主体12上方主面19上的几个搭载器件20。

当搭载这种搭载器件20时，以可将叠层陶瓷电子器件1或11进行表面安装状态等为目的，分别在电子器件主体2和12上接合图14和图15每一个中用虚线表示的覆盖层7和21。覆盖层7和21不是器具形，分别以朝向电子器件主体2和12侧的状态配置其开口。

发明所解决的问题

在图14所示的叠层陶瓷电子器件1的情况下，覆盖层7由金属构成时，若用焊接等接合在任一外部端子电极3上，则可固定在电子器件主体2上。

相反，在图15所示的叠层陶瓷电子器件11的情况下，因为在电子器件主体12的侧面上不形成外部端子电极，所以与上述叠层陶瓷电子器件1的情况不同，可简单装置覆盖层21。

例如，若利用朝向电子器件主体12下方的外部端子电极14来装配覆盖层21，则叠层陶瓷电子器件11的平面尺寸与电子器件主体12的平面尺寸相比，仅覆盖层21的厚度和对外部端子电极14的接合部分的尺寸变大，妨碍叠层陶瓷电子器件11的小型化。

另外，如图16所示，有如下焊接方法：在朝向电子器件主体12上方的主面19上形成接合用电极22，与接合用电极22相对地向内侧弯曲规定覆盖层21开口的端缘部23，通过焊锡24将该端缘部23焊接在接合用电极22上。

但是，在采用上述方法时，因为仅接合用电极22的面积中电子器件主体12主面19上的搭载器件20用的安装面积变小，所以为了确保该安装面积达到一定程度以上，必须使叠层陶瓷电子器件11一定程度大型化。

另外，在覆盖层21由金属构成时，由于加工上的问题，不能那样减小弯曲的端缘部23的面积，另外，由于确保接合用电极22与端缘部23之间必要的接合强度，也不能那样减小接合用电极22和端缘部23的面积。因而，接合用电极22和端缘部23的面积与电子器件主体12的平面尺寸大小无关，必须在一定程度以上，电子器件主体22的平面尺寸越小，则制约上述搭载器件20用安装面积的问题越显著。

另一方面，还提议图17中所示电极来作为形成于叠层陶瓷电子器件中具备的电子器件主体侧面上的电极。图17中，放大叠层陶瓷电子器件25中具备的电子器件主体26的一部分，并用斜视图表示。在电子器件主体26的侧面27中形成上下贯通的切口28，形成电极29来覆盖该切口的内表面。

例如通过如下方法来形成上述电极29。

在该方法中，基本上在制作用于取出多个电子器件主体26的集合电子器件方面，沿规定分割线来分割该集合电子器件，由此取出多个电子器件主体26。

具体而言，制作具有叠层多个陶瓷层结构的集合电子器件。在该集合电子器件中，在烧结前或烧结后任一阶段中设置应形成切口28的贯通孔。另外，在贯通孔的内表面上施加应形成电极29的导体。作为该导体，典型地使用导电性胶。当施加导电性胶时，通常将导电性胶施加到贯通孔两端的开口周围。

接着，在烧结后的阶段中，沿通过贯通孔的分割线分割集合电子器件。由该分割而出现的面为侧面27。分割贯通孔成为切口28，施加在贯通孔内表面上的导体也被分割，成为电极29。

但是，上述方法存在以下问题。

当分割集合电子器件时，通常适用所谓的巧克力式间断，但在分割时，不能适当分割导体。结果，有时存在于分割后一方的电子器件主体26的切口28内的电极29的一部分进入另一方电子器件主体26的切口28内的电极29侧，在极端的情况下，在一方的电子器件主体26的切口28内形成电极29。

为了解决该问题，虽然需要尽可能在贯通孔的内表面中薄且均匀地施加导体，但这样薄且均匀施加导体比较困难。

代替上述方法，在每个构成生的集合电子器件的多个陶瓷生片中，在叠层它们前的阶段中设置贯通孔，并在其内表面上施加导体。在该情况下，设置贯通孔，在其内表面内施加导体后，叠层多个陶瓷生片，在叠层方向施压，从而得到生的集合电子器件，绕结该生的集合电子器件。

但是，在适用该方法的情况下，因为分割集合电子器件后得到多个电子器件主体26，所以遇到与上述方法的情况相同的问题。另外，在该方法中，因为叠层设置贯通孔的陶瓷生片并施压，所以遇到如下问题：在施压工序中，由于施加的热和压力，各陶瓷生片中设置的孔非期望地变形，或在叠层工序中，产生贯通孔相互的位置偏移。

因此，本发明的目的在于提供一种解决上述现有技术中能遇到的问题的、具有覆盖层的叠层陶瓷电子器件及其制造方法。

本发明的其它目的在于提供一种在用于得到上述叠层陶瓷电子器件的工序途中获得的集合电子器件。

解决问题的手段

为了解决上述技术问题，本发明的叠层陶瓷电子器件的特征在于具备如下结构。

本发明的叠层陶瓷电子器件具备电子器件主体，该主体具有叠层多个陶瓷层的结构，并具有彼此相对的第一和第二主面及连接第一和第二主面间的侧面。

在上述电子器件主体的侧面上设置从第一主面延伸到第二主面的切口，在该切口内表面的一部分中形成分割接合用通孔导体所得到的接合用电极。

在电子器件主体的第一主面上安装搭载器件。

以朝向电子器件主体侧的状态配置器具状覆盖层的开口，以覆盖搭载器件，在该覆盖层中设置位于切口内的脚部，通过脚部接合在接合用电极上，将覆盖层固定在电子器件主体上。

另外，将该叠层陶瓷电子器件连接在布线衬底上的外部端子电极形成于电子器件主体的第二主面上。

在这种叠层陶瓷电子器件中，最好覆盖层由金属构成，该覆盖层的脚部和接合用电极由焊锡或导电性粘接剂接合。

在上述情况下，接合用电极最好与位于电子器件主体内部的接地电极电连接。

另外，本发明还涉及在获得多个叠层陶瓷电子器件用的工序途中所获得的集合电子器件。

该集合电子器件的特征在于具备如下结构：具有叠层多个陶瓷层的结构，且具有彼此相同相对的第一和第二主面，通过沿规定的分割线在与主面垂直的方向上进行分割，取出上述多个叠层陶瓷电子器件中具备的电子器件主体。

即，特征在于：在设置上述接合用通孔导体以跨跃分割线的同时，设置贯通第一和第二主面间的贯通孔，以分割该接合用勇孔导体，具有由该贯通孔分割的接合用通孔导体的各分割部分，提供上述接合用电极。

本发明还涉及上述叠层陶瓷电子器件的制造方法。

该叠层陶瓷电子器件的制造方法的特征在于，具备如下工序：制造生的集合电子器件的工序，该器件具有叠层多个陶瓷生片的结构，并设置由上述接合用电极构成的接合用通孔导体；在分割生的集合电子器件的接合用通孔导体的位置上形成贯通生的集合电子器件彼此相对的第一和第二主面间的贯通孔，从而将接合用通孔导体露出在贯通孔内表面的一部分上的工序；烧结生的集合电子器件的工序；沿通过贯通孔的分割线分割集合电子器件，由此，取出在分割贯通孔而形成的切口内表面的一部分中形成分割接合用通孔导体而获得的接合用电极的多个电子器件主体的工序；在电子器件主体的第一主面上安装搭载器件的工序；以朝向电子器件主体侧的状态配置上述覆盖层的开口，以覆盖搭载器件，且在使脚部位于切口内的同时，通过将脚部接合在接合用电极上，将覆盖层固定在电子器件主体上的工序；和在提供集合电子器件第二主面的陶瓷生片的一方主面上或集合电子器件的第二主面上形成外部端子电极的工序。

最好是，在制造生的集合电子器件时，实施以下工序，即准备多个陶瓷生片的工序；在特定的陶瓷生片中设置定位接合用通孔导体用的通孔的工序；在通孔内形成接合用通孔导体的工序；在特定的陶瓷生片上形成内部电路用导体膜的工序；和叠层多个陶瓷生片的工序。

在上述通孔内形成接合用通孔导体的工序中，最好形成接合用通孔导体来填充该通孔。

另外，在设置定位接合用通孔导体用的通孔的工序中，同时设置定位内部电路用通孔导体用的通孔。

另外，最好对处于集合电子器件状态的电子器件主体来实施安装搭载器件的工序。

另外，最好对分割后的电子器件主体来实施将覆盖层固定在电子器件主体内的工序。

附图的简要描述

图1是表示为了制造本发明一实施例的叠层陶瓷电子器件31而准备的陶瓷生片32的斜视图。

图2是表示在图1所示陶瓷生片32中形成接合用通孔导体36等的状态的斜视图。

图3是表示叠层图2所示陶瓷生片32所得的生的集合电子器件42的斜视图。

图4是表示在图3所示生的集合电子器件42中设置贯通孔45的状态的斜视图。

图5是放大表示图4所示生的集合电子器件42一部分的平面图。

图6是从第二主面44侧表示分割图4所示集合电子器件42所得电子器件主体48的斜视图。

图7是从第一主面43侧表示图6所示电子器件主体48的斜视图。

图8是表示在图6和图7所示电子器件主体48中装配覆盖层51所得叠层陶瓷电子器件31的斜视图。

图9是表示图8所示叠层陶瓷电子器件31的主视图。

图10是为了说明本发明的其它实施例的图，是表示集合电子器件42中设置接合用通孔导体36和贯通孔45的部分的平面图。

图11是为了说明本发明再一实施例的图，是表示相当于图10部分的平面图。

图12是为了说明本发明再一实施例的图，是表示相当于处于图3所示阶段的阶段中的生的集合电子器件42的一部分的平面图。

图13是表示在图12所示生的集合电子器件42中设置贯通孔45的状态的平面图。

图14是表示本发明感兴趣的现有叠层陶瓷电子器件1的安装状态的正面图。

图15是表示本发明感兴趣的现有的其它叠层陶瓷电子器件11的安装状态的正面图。

图16是说明图15所示叠层陶瓷电子器件11中覆盖层21的装配状态的图示剖面图。

图17是为了说明本发明感兴趣的现有技术的图，是表示叠层陶瓷电子器件25中形成电极29的部分的斜视图。

发明实施例

图1至图9说明本发明的一实施例。图8和图9中表示叠层陶瓷电子器件31，为了得到该叠层陶瓷电子器件31，依次实施分别参照图1至图7说明的工序。下面说明叠层陶瓷电子器件31的制造方法。

首先，准备图1所示包含陶瓷生片32的多个陶瓷生片。在图1以及后面的图2至图4中，用点划线表示在后集合电子器件的分割工序中应分割的分割线33的位置。

在陶瓷生片32中，在分割线33上设置定位后述接合用通孔导体的通孔34，另外，设置定位内部电路用通孔导体的通孔35。

接着，如图2所示，通过在通孔34和35中填充例如导电性胶，在通孔34内形成接合用通孔导体36，另外，在通孔35内形成内部电路用通孔导体37。

在陶瓷生片32上用例如导电性胶形成内部电路用导体膜38。在该工序中，由导电性胶形成后述图3所示外部端子电极39和图7所示连接焊盘40。图5中图示作为内部电路用导体膜38一实例的接地电极41的一部分。接地电极41也在内部电路用导体膜38的形成工序中形成。该接地电极41连接在接合用通孔导体36上。

使用例如Ag、Ag/Pd、Ag/Pt、Cu或CuO为主要成分的材料来作为形成上述接合用通孔导体36、内部电路用通孔导体37、内部电路用导体膜38、外部端子电极39、连接焊盘40和接地电极41用的导电性胶中所含导电成分。

通过叠层多个陶瓷生片32，向叠层方向加压，得到图3所示生的集合电子器件42。生的集合电子器件42具有彼此相对的第一和第二主面43和44。图3中，从形成外部端子电极39的第二主面44侧图示生的集合电子器件42。虽然图3中未图示，但在第一主面43上形成图7所示连接焊盘40。

在图示实施例中，在生的集合电子器件42中具备的所有多个陶瓷生片32中形成接合用通孔导体36，在生的集合电子器件42的厚度方向上连接这些接合用通孔导体36，以从第一主面43贯通到第二主面44的状态来进行设置。

接合用通孔导体36也可与图示实施例不同，仅形成于生的集合电子器件42厚度方向的一部分上。

不用说，图2所示内部电路用通孔导体37和内部电路用导体膜38的形成形态只是一实例。因而，内部电路用通孔导体37和内部电路用导体膜38的形成形态通常对每个陶瓷生片32都不同，另外，在生的集合电子器件42中叠层未形成任一内部电路用通孔导体37和内部电路用导体膜38的陶瓷生片32。

接着，如图4所示，在分割线33中，在分割接合用通孔导体36的位置上形成贯通第一和第二主面43和44间的贯通孔45。用图5中放大的平面图来表示贯通孔45的形态状态。通过形成贯通孔45，接合用通孔导体36变为露出贯通孔45内表面一部分上的状态，通过该接合用通孔导体36的露出部分，提供接合用电极46。

接着，烧结生的集合电子器件42。

接着，必要时对外部端子电极39、连接焊盘40和接合用电极46实施例如Ni/Sn、Ni/Au或Ni/焊锡等的电镀。

接着，虽然图4未图示，但如图7所示，在集合电子器件42的第一主面43侧安装几个搭载器件47。这些搭载器件47被焊接在连接焊盘40上。

接着，沿通过贯通孔45的分割线33来分割集合电子器件42，由此，取出图6和图7所示多个电子器件主体48。在分割时，适用所谓的巧克力式间断。虽未图示，但最好在集合电子器件42的第一和/或第二主面43和/或44上沿分割线33形成沟，以便容易进行巧克力式间断。

图6中，从第二主面44侧图示电子器件主体48，图7中从第一主面43侧图示电子器件主体48。在电子器件主体48的侧面49中，从第一主面43延伸到第二主面44地设置分割贯通孔45而形成的切口50。在这些切口50内表面的一部分中形成分割接合用通孔导体36所得到的接合用电极46。

接着，如图8和图9所示，装配覆盖层51，覆盖搭载器件47。覆盖层51不是器具状。以朝向电子器件主体48的第一主面43侧的状态来配置开口。

覆盖层51具备脚部52，这些脚部52分别位于切口50内。在该状态下，在覆盖层51由金属构成的情况下，用焊锡或导电性粘接剂(未图示)将脚部52接合在接合用电极46上，覆盖层51被固定在电子器件主体48上。

作为覆盖层51的材料，在叠层陶瓷电子器件31用于高频的情况下，为了防止与其它电子器件的高频信号辐射或噪声干扰以及加工容易且便宜，最好使用例如磷青铜或42合金(42Ni/Fe)或50合金(50Ni/Fe)等金属。

另外，在使用焊锡来接合脚部52和接合用电极46的情况下，最好在覆盖层51侧事先进行焊锡镀或镀锡等。

由此，完成作为目的的叠层陶瓷电子器件31。

上面虽然结合图示的实施例来说明本发明，但在本发明的范围内，可进行其它各种变形例。

例如，在上述实施例中，在陶瓷生片32的阶段中形成在集合电子器件42外表面上形成的外部端子电极39或连接焊盘40，但也可在烧结前或烧结后的集合电子器件42的外表面上形成。

另外，在上述的实施例中，在集合电子器件42的状态下安装搭载器件47，但也可分割集合电子器件42，在形成各电子器件主体48的状态下来安装搭载器件47。

另外，在上述实施例中，对分割后的电子器件主体48装配覆盖层51，但也可在分割前的集合电子器件42的状态下装配覆盖层51。

另外，对于形成于电子器件主体48的侧面49上的接合用电极46和覆盖层51的脚部52，可任意变更其位置和数量等。

另外，在上述实施例中，接合用通孔导体36具有矩形的截面形状，且贯通孔45具有矩形的截面形状，但可任意变更这些形状。

例如，也可如图10所示，设置剖面形状为圆形的贯通孔45，以分割具有矩形剖面形状的接合用通孔导体36，也可如图11所示，设置剖面形状为矩形的贯通孔45来分割剖面形状为圆形的接合用通孔导体36。

另外，在上述实施例中，虽然形成接合用通孔导体36填充通孔34，但也可如图12所示，通过不填充通孔34，仅在通孔34的内周面上施加导电性胶，也可以仅在作为通孔34内的通孔34的内周面上形成接合用通孔导体36。此时，如图13所示，当在分割线33上形成贯通孔45时，由接合用通孔导体36规定的凹部53变为延伸状态，以向贯通孔45侧连通。另外，接合用通孔导体36在露出贯通孔45内表面一部分的同时，在上述凹部53中变为露出状态。

发明效果

如上所述，根据本发明，设置贯通孔以分割接合用通孔导体，由此，在电子器件主体的侧面形成切口的同时，在该切口的内表面一部分上形成接合用电极，所以，在开口朝向电子器件主体侧的状态下配置器具状覆盖层，使设置在覆盖层内的脚部位于切口内，并且通过将脚部接合在接合用电极中，可将覆盖层固定在电子器件主体上。

因而，即使外部端子电极被设置在电子器件主体的与配置覆盖层侧相反的主面上，也能不增大叠层陶瓷电子器件的平面尺寸地装配覆盖层。另外，可不变窄电子器件主体上搭载的搭载器件用的安装面积来装配覆盖层。

根据本发明的叠层陶瓷电子器件的制造方法，采用分割集合电子器件后取出多个电子器件主体的工序，设置贯通孔来分割接合用通孔导体，沿通过该贯通孔的分割线进行分割，所以在分割时，不会不期望地边分割接合用通孔导体边剥离，通常以适当的状态形成接合用电极。

另外，如上述分割接合用通孔导体得到的接合用电极为埋置于切口内表面内的状态，所以抗剥离的强度高，因而，可提高覆盖层对电子器件主体的固定状态的可靠性。

对于本发明的叠层陶瓷电子器件，当覆盖层由金属构成时，为了接合脚部和接合用电极，可使用焊锡或导电性粘接剂。

上述情况下，接合用电极与位于电子器件主体内部的接地电极电连接且叠层陶瓷电子器件被安装在布线衬底上时，由于这种接地电极与布线衬底侧的地电位电连接，所以通过接合用电极，覆盖层也与布线衬底侧的地电位电连接。因而，可强化作为叠层陶瓷电子器件整体的接地，可提高叠层陶瓷电子器件的高频特性。