公开/公告号CN1379451A
专利类型发明专利
公开/公告日2002-11-13
原文格式PDF
申请/专利权人 华邦电子股份有限公司;
申请/专利号CN01110530.5
申请日2001-04-10
分类号H01L21/3205;H01L21/3213;
代理机构北京集佳专利商标事务所;
代理人王学强
地址 台湾新竹科学工业园区研新三路四号
入库时间 2023-12-17 14:32:02
法律状态公告日
法律状态信息
法律状态
2006-08-16
授权
授权
2003-02-05
实质审查的生效
实质审查的生效
2002-11-13
公开
公开
2001-11-21
实质审查的生效
实质审查的生效
本发明是关于一种半导体制程的方法及其结构,特别是关于一种减少金属蚀刻残留物(metal etching residue)的方法及其结构。其为于形成导电结构层时,在金属层沉积前,加入前原位金属层(pre in-situmetal layer),以减少导电结构层蚀刻残留物的方法。
金属为广泛的应用在集成电路中的联机(interconnect)的材料,且常为多层结构形式的导电结构层。为改善金属的性质,常于金属中加入杂质(dopant),但此杂质会造成金属沉积时,晶体成长不均匀,以致导电结构层蚀刻后,蚀刻残留物的发生。
以铝为例,为改善铝的电致迁移(electron migration)系数及降低铝与硅底材(silicon substrate)互相扩散形成尖峰(spiking),因此便于铝中添加铜及硅等杂质,以铝硅铜合金作为导电结构层的金属层的主要材料。
为更有效地预防铝与硅相互扩散,同时降低两者之间的阻值(resistance),需在金属层与硅底材中间加入一层阻绝效果良好的阻障层(barrier layer),此阻障层一般由一层钛(titanium)和一层氮化钛(titanium nitride)组成。通常于阻障层沉积完成后,会将芯片暴露于空气一段时间,及经过热处理(thermal treatment)其中之一来增加氮化钛的阻绝能力。而在热处理同时,底层的钛会与硅底材表面,形成一层硅化钛(titanium silicide),以降低导电结构层与硅底材的电阻值。接着再沉积一金属层于阻障层上方。再于此金属层上沉积一抗反射层(anti-reflective layer),此抗反射层包括氮化钛。此阻障层,金属层和抗反射层共同组成导电结构层。
如图1A所示,是公知的导电结构层剖面示意图。此导电结构层形成于一半导体基底10上,其包括形成一介电层12位于此半导体基底10上。介电层12有一开口14暴露基底10上的部份组件区域。共形的阻障层20形成于开口14与介电层12上,然后以热处理及于空气中冷却一段时间二者择一的方法处理阻障层20。金属层24形成于阻障层20上。另外抗反射层26也形成于金属层24上。参阅图1B,金属层24及阻障层20经微影蚀刻定义后,形成一公知导电结构层。在蚀刻过程中,一些点状残留物16会残留于暴露的介电层12上。公知的蚀刻残留物造成的可能原因之一,与处理阻障层20有关。处理阻障层20时,阻障层20表面晶体间隙易形成氧化物,造成后续形成金属层24时,金属晶体成长不均匀,而使杂质分布不均,以致在蚀刻导电结构层过程中,一些点状残留物16会残留于暴露的介电层12上。
图2是电子显微镜相片显示公知的导电结构层于蚀刻后,有去除不尽的残留物存在。
有鉴于此,本发明提供一种可减少金属蚀刻残留物的形成导电结构层的方法及其结构,可以以增加前原位金属层于导电结构层中,使金属层的晶体成长更为均匀,以降低导电结构层蚀刻后蚀刻残留物发生的机率。
本发明提供一种可减少金属蚀刻残留物的形成导电结构层的方法。在沉积金属层于基底之前,先行沉积前原位金属层,再于连续真空状态下,沉积此金属层。
在上述的方法中,加入前原位金属层的作用在于可提供金属层一个适当的沉积表面,使金属层的晶体成长可以更为均匀,以减少杂质分布不均的现象发生。如此,可降低导电结构层经蚀刻后蚀刻残留物发生的机率。此前原位金属层与此金属层为组成导电结构层的全部或一部份。
本发明提供一种可减少金属蚀刻残留物的导电结构层的结构。此导电结构层形成于一基底上,具有位于基底上的前原位金属层,和位于前原位金属层上的一金属层。此结构可降低金属层经蚀刻后蚀刻残留物发生的机率。前原位金属层与金属层为组成导电结构层的全部或一部份。
为让本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图,作详细说明:
图面说明:
图1A是公知的导电结构层剖面示意图,此导电结构层位于基底上;
图1B是公知定义后的导电结构层剖面示意图,残留物留置于介电层上;
图2的电子显微镜相片显示公知的导电结构层于蚀刻后,有去除不尽的残留物存在;
图3A至图3E,是本发明的导电结构层的制造流程剖面示意图,此导电结构层位于基底上;以及
图4的电子显微镜相片显示本发明的导电结构层于蚀刻后,点状蚀刻残留物可有效地被避免。
附图标记说明:
10、50 半导体基底
12、52 介电层
14、54 开口
20、60 阻障层
16 蚀刻残留物
62 前原位金属层
24、64 金属层
26、66 抗反射层
本发明提供一种可减少金属蚀刻残留物的形成导电结构层的方法及其结构。其特征在沉积金属层前,先于同一真空机台中,沉积前原位金属层于一基底,以提供此金属层一个适当的沉积表面,使此金属层的成长可以更为均匀,以减少杂质分布不均的现象发生。如此,可降低金属层经蚀刻后蚀刻残留物发生的机率。
图3A至图3D是根据本发明的一较佳实施例,本发明的导电结构层的制造流程剖面示意图,此导电结构层位于一基底上。此导电结构层于蚀刻后,蚀刻残留物可有效地被避免。首先,请参照图3A,于半导体基底50上沉积一介电层52,后经由微影蚀刻步骤,于此介电层52上形成一开口54,此开口54暴露出基底50上的组件(未示于图)的部份区域。
然后,请参照图3B,于开口54和介电层52上沉积一阻障层60。此阻障层60共形于基底50上的一结构表面。当开口54为接触窗时,此阻障层60例如可包括二层,其由先沉积一层钛,再沉积一层氮化钛而组成,或者由先沉积一层钛,再沉积一层钨化钛组成。当开口54为介层窗时,此阻障层60例如包括氮化钛及钨化钛二者之一。此阻障层60的厚度视开口的纵横比(aspect ratio)而定。此阻障层60于沉积后,再经过热处理或于空气中冷却一段时间其中之一,以增加阻障层60的阻绝效果。
然后,请参照图3C,在阻障层60上沉积前原位金属层62,此前原位金属层可为钛、钨化钛、及氮化钛其中之一,较佳为氮化钛。其厚度例如是约50埃到约1100埃。此前原位金属层62未经过热处理及于空气中冷却一段时间二者择一,可提供一个适当的沉积表面。只要有沉积此前原位金属层62,即可达到减少导电结构层金属蚀刻残留物的功能。
请参照图3D,在沉积前原位金属层62的同一真空机台,于连续真空状态环境下,沉积一金属层64于此前原位金属层62上。一般也可沉积抗反射层66于此金属层64上。
请参照图3E,经一微影蚀刻步骤,定义阻障层60,前原位金属层62,金属层64,以及抗反射层66,于是形成本发明的可减少金属蚀刻残留物的导电结构层。由于此金属层64沉积于此前原位金属层62上,此前原位金属层62提供一个适当的沉积表面,使此金属层64的晶体成长更为均匀,以减少杂质分布不均的现象发生。如此可降低导电结构层经蚀刻后蚀刻残留物发生的机率。此金属层64包括铝、铜、钨、铝合金、铝硅合金、铝硅铜合金、铝铜合金、铜合金、及钨合金其中的一,其中较佳为铝硅合金和铝硅铜合金。而抗反射层66例如包括氮化钛。
图4的电子显微镜相片显示本发明的导电结构层于蚀刻后,点状蚀刻残留物可有效地被避免。请同时参阅图2与图4,于图2中,点状蚀刻残留物散布于导电结构层之间的暴露的介电层上。于图4中,采用本发明的方法,于形成金属层64之前,先形成前原位金属层62。如此,传统的点状蚀刻残留物可有效地被避免。
虽然图3D揭露的本发明的导电结构层的较佳实施例如包括阻障层60、前原位金属层62、金属层64、和抗反射层66,本发明的导电结构层,实际上只需要前原位金属层62和金属层64,就可达到减少金属蚀刻残留物的目的。
综上所述,本发明的可减少金属蚀刻残留物的形成导电结构层的方法,具有许多特征:
(1)本发明的导电结构层中的前原位金属层,在沉积金属层前沉积,属于同一真空机台中的沉积步骤,并未增加制程困难度。
(2)本发明的导电结构层,因形成前原位金属层62,于蚀刻后,蚀刻残留物有效被避免。
(3)本发明的导电结构层,因于蚀刻后,蚀刻残留物有效被避免,可增加组件的可靠度。
虽然本发明已以一较佳实施例揭示如上,然其并非用以限定本发明,任何熟习此技术者,在不脱离本发明的精神和范围内,当可作各种更动与润饰,因此本发明的保护范围当以权利要求书范围所界定为准。
机译: 形成可减少金属蚀刻残留物的导电结构层的方法
机译: 用于蚀刻金属层的蚀刻剂组合物和使用该蚀刻金属层的方法和形成导电图案的方法
机译: 用于蚀刻金属层的蚀刻剂组合物以及使用该蚀刻剂组合物形成导电图案的方法