同一芯片上具有独立杂质分布的双极晶体管及其制造方法

摘要

通过用于包括锗、硼和/或碳的不同材料浓度分布的外延生长的单独基极层形成工艺,在同一基板上形成了不同布局的双极晶体管,具体是为不同高频应用而优化的布局。通过使用可以相对于硅而选择性刻蚀的刻蚀终止层来避免对包括各集电极区的硅基板的刻蚀,通过低温工艺的单独的生长层的外延生长得以促进。退火工艺可以在各基极层的生长中间进行,和/或在所有晶体管基本完成后集中进行。

说明书

                       技术领域

本发明主要涉及集成电路上双极晶体管的制造，具体地涉及高性能晶体管的制造，该晶体管具有通过同一集成电路芯片上的单独定义的掺杂分布，可能与CMOS电路一起获得的独立可控的性能。

                       背景技术

虽然近年来对于除了集成电路的最苛刻的性能要求外的所有要求，CMOS(互补金属-氧化物-半导体)晶体管已经成为技术选择，但是双极晶体管提供了一些其它方式不能获得的性能优点，尤其对于诸如噪声和低电流增益的高频信号。因为这个原因，已经开发了在单一芯片上形成与CMOS晶体管一起的双极NPN和PNP晶体管的组合物的技术。此技术通常被称为BICMOS(双极CMOS)。

然而，在当前的技术发展水平，集成电路中的趋势是倾向于将整个系统设置在单一芯片上，因为集成度的增加已经允许性能以及功能性和生产节约性的增加(通过减小互连长度和传播时间、改善隔离并消除芯片上和芯片外的驱动器)。虽然为了一些应用BICMOS技术已经允许整个系统集成在一个芯片上，但是其它应用已要求高性能晶体管被设置在分立芯片上，该芯片可以与另一个芯片重叠或被连接到其上，如上所述。虽然这种结构能避免一些所需的互连长度，但是对于高频性能，它不是优选方案。

另外，在当前的技术发展水平，各种RF(射频)微波和高速有线逻辑网络对可能在系统的不同功能块内需要的双极晶体管有不同的要求。例如，发射极耦合逻辑(ECL)电路要求高的Ft(晶体管的电流增益变为1时的频率，对于高性能设计典型地为40-120GHz)值和大致为相同值的Fmax(晶体管能振荡的最大频率，对于高性能设计典型地为50-150GHz)。微波功能要求中等的Ft和Fmax＝1.5-2.0Ft。另外，根据系统的不同块所要求的功能，诸如电流增益、基极电阻和集电极电容的参数必须非常不同地被最优化。例如，微波异质结双极晶体管(HBT)可以具有Rdb＝2,000-3,000ohms/sq.的夹层基极电阻(pinched base resistance)，同时数字晶体管(digital transistor)可以具有Rdb＝10,000ohms/sq.或更大。

如果不能在单一芯片上获得，那么这种分散的晶体管参数值是非常困难和复杂的。例如，在诸如GaAs和AlGaAs的III-V族半导体化合物中，已经提出了诸如完成一个晶体管、如果需要则在选定的区域刻蚀掉包括发射极、基极和任何钝化层的所有膜、以及制造不同晶体管的方案。然而，所提出的工艺不是BICMOS或硅兼容的。如在现有技术中所作的那样，在反应离子刻蚀表面后在III-V族晶体管或硅中再生长新的层是困难的，因为刻蚀后很差的表面质量。另外，所生长的各层的总厚度非常不同，导致了在为了进一步的高分辨率光刻的膜去除和平坦化中的困难。

另外，不可能为了被极为不同地优化的高性能HBT而共享热预算量(thermal budget)，因为优化通常要求对各自晶体管内掺杂剂分布的苛刻调整或布局实现，以及对基极尺寸的优化。因为晶体管布局的独立性是不可能的，所以寻求在同一块晶片上的晶体管内获得不同掺杂剂分布已经导致了折衷，即性能下降和一个或多个晶体管类型的成品率下降。例如，已知的工艺可能要求相同的发射极深度，导致非优化的电容、线性度和/或电流增益，而它们对模拟和微波应用又是很重要的。

                        发明内容

因而，本发明的目的是提供一种提供对形成在同一芯片上的双极晶体管的完全独立优化的技术。

本发明的另一个目的是提供一种用于在具有BICMOS电路的同一芯片上形成可能完全不同电性能的双极晶体管并与硅技术兼容的技术和结构。

为了完成本发明的这些和其它目的，提供一种集成电路及其制造方法，该方法包括步骤：用对硅可选择性刻蚀的保护层来保护硅基板；不刻蚀硅基板而在选定位置打开保护层以形成开口；在保护层中的开口上外延生长基极层；以及在不同位置重复打开保护层并使用具有不同材料浓度分布的材料外延生长基极层的步骤。

根据本发明的另一个方面，制备一种集成电路器件，它包括硅集电极区和与各硅集电极区形成在一起的至少第一和第二晶体管，该晶体管在基极宽度、尺寸或材料浓度分布方面彼此不同。

根据本发明的再一个方面，提供在单一芯片上形成不同布局的晶体管的方法，包括步骤：在包括各晶体管的集电极区的基板上形成第一保护层；在第一保护层上形成第二保护层，其中第一保护层和第二保护层相互之间是可选择性刻蚀的；构图第二保护层和第一保护层至集电极区；形成第一基极层；用硬掩膜构图第一基极层和第二保护层至第一保护层；形成再一个第二保护层；构图该再一个第二保护层和第一保护层至另一集电极区；形成第二基极区；构图第二基极层和该再一个第二保护基极层至第一保护层；以及完成分别包括第一基极层和第二基极层的晶体管。

                        附图说明

从结合附图的对本发明优选实施例的以下详细描述中，前述的和其它的目的、方面和优点将被更好地理解，其中：

图1、2、3、4、5、6、7、8、9和10是同一硅基板上具有独立的基极厚度/宽度和不同掺杂剂分布的双极晶体管的制造中各阶段的横截面视图。

                      具体实施方式

现在参照附图，更具体地参照图1，以横截面视图显示了以一种方式制造晶体管的早期阶段，通过该方式每个晶体管可以根据本发明独立地优化。应当认识到，如同以下将要叙述一样，本发明的技术与大多数当前的CMOS工艺是完全兼容的，并且，如果需要在同一芯片上提供CMOS器件和/或电路，本发明的技术可以在大多数CMOS工艺完成后进行。如同以下将要讨论的那样，为了提高CMOS的性能(或进一步减小CMOS的能耗)，除了优化双极晶体管的两种类型外，可能还需要在CMOS形成前执行一些本发明的步骤。

因而，没有必要详细描述CMOS的工艺，因为这种细节对本发明的实现不重要且为本领域技术人员所熟悉。在图1和2中，CMOS晶体管电路的引入通过杂质阱10描绘出来，通过例如深槽隔离结构20与根据本发明形成的双极晶体管器件分隔开。

图1显示具有用本领域技术人员所熟悉的技术制造的辅集电极110、外延生长集电极区120和深槽隔离结构130的硅基板100。然后，如图2所示，贯通集电极接触部(reach through collect contacts)以众所周知的对本发明的实现不关键的方式形成到辅集电极区110上。此时，将要形成HBT1和HBT2的位置的结构保持相同。优选的是，此时在加工中通过以下步骤形成CMOS结构，例如：形成CMOS阱(例如10)；形成栅极氧化物；涂覆多晶硅栅极层；构图多晶硅栅极层以形成各个晶体管栅极；以及进行源极漏极注入和延伸注入及相应的退火，可能在栅极侧壁的形成方面以采用自对准辅助光刻来进行这些加工。

然后可以掩蔽CMOS区，从而对HBT1和HBT2区执行遮蔽掩蔽和集电极注入。应当认识到，可以以不同的杂质(例如对于NPN和PNP型晶体管)和不同的能量独立地进行集电极注入，以提供任何晶体管布局(design)的优化。还应当意识到的是，本发明并不局限于两个双极晶体管布局，讨论两个的情况是为了便于简单且简洁地参照此布局对本发明的要素进行讨论，它可以拓展至单一芯片上任何数量的不同优化的双极晶体管布局。

在与将要包括进该芯片的必要数量的不同优化的晶体管布局一样多的集电极注入(或者至少是要求不同集电极注入的布局的数量)之后，整个表面覆盖一薄的保护性氧化物沉积层310(优化为10-50nm的厚度)和保护性硅层320(优化为10-100nm的厚度)。这些层保护芯片的CMOS区和保留以被加工的活性区。如下面将要讨论的那样，在以后的构图过程中，氧化层310用作刻蚀终止层。然后涂覆光致抗蚀剂并构图，通过湿法和干法刻蚀的结合刻蚀保护层，以显露HBT1的活性区410，如图4所示。需要的是，这些开口410比集电极略大以同时形成晶体管的非本征和本征基极区，但是应处在一定位置以使至辅集电极110的贯通接触部210仍然被保护。

然后，如图5所示，使用诸如超高真空气相沉积(UHV-CVD)的技术沉积/外延生长外延基极层510至比保护层310、320更大的所需厚度。此层在基极厚度/宽度范围内可以包含处于所需浓度分布的锗、硼、碳或这些元素的任意组合，为最佳性能的第一类型异质结双极晶体管(HBT)提供所需的能带结构和掺杂。因为保护层可以制造得非常薄，所以提供了栅极尺度内的宽的布局范围。使用构图后的光致抗蚀剂，利用本领域技术人员众所周知的标准刻蚀化学反应根据所需非本征基极尺度610将基极层510和保护层320刻蚀至氧化物刻蚀终止层310，如图6所示。层730是用于刻蚀HBT1的基极的硬掩膜层，它的形成和使用对本领域的技术人员将是熟悉的。根据硬掩膜层730而未被去除的多晶硅保护层320的任何部分成为晶体管HBT1的非本征基极的部分。

如图7所示，第二多晶硅保护层生长在保护性刻蚀终止层310上，此层将存在于芯片上除了HBT1已经形成的位置以外的任何位置上。本发明的此特征是将本发明拓展至三个或更多双极晶体管布局的关键，因为在任何给定的晶体管布局的非本征基极的形成和构图后，将要形成其它布局的位置上的整个保留的表面仍保持覆盖有氧化物310。因而，用另一多晶硅保护层710覆盖氧化物层310允许形成尽量多类型的独立优化的布局，而无需分别刻蚀掉各层，该多晶硅保护层在将要形成的下一个晶体管类型的活性区多个区的位置上将可以被选择性开口，而该刻蚀为进一步的硅外延生长留下劣质表面。然后，开口的多晶硅保护区可以用作硬掩膜以通过对硅的选择性刻蚀而显露氧化物层，优选地使用湿法稀HF刻蚀。此工艺可以任意重复，以提供与尽量多的不同的晶体管布局。

当于720处对保护层710开口之后，再次沉积/生长用于HBT2的外延层810至比保护层310、710的厚度更大的任何所需厚度，如图8所示。使用掩膜刻蚀以根据所需非本征基极构图定义/构图基极层。如前所述，多晶硅保护层710未被刻蚀掉的部分成为晶体管HBT2的非本征基极部分。此时不需要抛光或平坦化。基极层的沉积可以是任何顺序，如果需要独立于后续沉积的基极层而调整先前沉积的基极层的杂质分布，则可在各次沉积之间进行额外的热退火。

适宜的工艺包括在450°-850°的温度以0.2-200nm/min(纳米/分)的速率至50-300nm的厚度的超高真空化学气相沉积，或快速热气相沉积，这也可以适于上述HBT1的基极层沉积工艺。在此沉积过程中(用于HBT1和/或HBT2的任一个或两者)可以随意控制材料的成分和杂质浓度，以获得任何所需的杂质分布。层810的厚度可以任意选择，并且如果特殊晶体管布局优化需要或要求，可以使其部分与集电极和/或发射极中的一个或两者相当，以进一步减小基极的宽度或厚度。使用标准化学反应，可以将HBT2的基极构图成如前所述的非本征基极的所需轮廓，如图8所示。再者，氧化物310和730被用作刻蚀终止层。对于将要在同一芯片上形成的其它晶体管布局，可以有变化地重复此工艺。

一旦已经沉积和构图所有晶体管布局的基极以提供大致平坦的表面，则对于每个晶体管布局可以使用遮蔽掩膜进行基极和集电极注入，并且通过诸如730的基极层上的氧化物部分地控制该注入。然后去除该氧化物层。此时，对于每个晶体管布局，通过如下步骤可以形成所需要的发射极结构，例如形成发射极堆垛和临时心轴、发射极构图和刻蚀、侧壁隔离物形成和非本征基极注入与退火、心轴去除、形成发射极开口和对发射极多晶硅的沉积，这些将被本领域技术人员很好地理解并导致自对准的发射极-基极结。然后可以涂覆诸如氧化物或氮化物的钝化膜。

此时，对于相应的HBT布局(例如HBT1、HBT2)，可以在20-100KeV进行遮蔽掩蔽和不同的发射极注入，例如分别是砷和磷，例如1×10¹⁵/cm²至1×10¹⁶/cm²的剂量。然后，通过传统步骤完成该晶体管，该步骤包括在例如850°至1100°进行1-20秒钟的发射极注入活化退火。

应当注意，发射极杂质活化退火是根据本发明的加工步骤中所述的最高温度的工艺，并且上述所有的高温工艺步骤只进行非常短的时间间隔。于是，对于影响任何CMOS晶体管结构或参数有非常小的可能性。同时，因为不同基极绝缘层(例如710)厚度的使用可以用于独立地设计注入，从而使得为不同目的而优化的不同类型双极晶体管的布局的杂质分布可以完全独立地实现而无需超出任何布局的热预算量，所以同时地并在所有晶体管布局类型的热预算量内进行基极退火和发射极退火。

因为被掩蔽的集电极掺杂(此掺杂可以具有不同的剂量和能量)以及氧化物层730，所以两个类型HBT的集电极掺杂和厚度可以制造得不同。另外，集电极的一部分可以沉积为如上所述的基极沉积的一部分，并且可以通过注入、或在生长过程中、或这两种方式的结合而被掺杂为n型。

连同成分一起，基极厚度和掺杂通过单独的低温生长工艺可以被改变以获得任何所需的能带结构分布。对于层的稳定性，低温是重要的，以防止因应变而导致的位错，并保持陡峭的原始沉积的硼分布。

发射极尺寸可以通过光刻定义而独立地改变。如上所述，通过生长作为基极沉积层的最后部分且可以因不同晶体管布局类型/杂质分布而不同的薄硅层，控制发射极深度和在基极内的渗透。在沉积过程中，也可以通过用磷掺杂此硅层而独立地控制掺杂。通过多晶硅沉积和不同剂量和/或能量的砷或磷注入，实现发射极接触部和界面的控制。于是，看出，根据本发明可以独立地制造集电极、基极和发射极的厚度、尺寸和掺杂剂浓度，并且为同一芯片上不同布局的晶体管的完全而独立的优化提供九个自由度。

鉴于前面所述，明确的是，本发明提供了一种技术，用于提供基极尺寸以及集电极、基极和发射极中杂质分布的完全独立性，以适于可以结合CMOS的单一芯片上的任意数量的晶体管布局。于是，本发明提供晶体管单一芯片上的硅和BICMOS的兼容性制造，该晶体管可以为不同功能的极高性能而被分别优化。于是，即使在性能要求特别苛刻的情况下，本发明也使得系统芯片(system-on-a-chip)的制造成为可能。

虽然本发明已经以单一优选实施例的方式得以描述，但是本领域的技术人员将认识到，本发明可以在所附权利要求的实质和范围内以各种变体实现。