带三个以上并联驱动脉宽调制电力变换单元的电力变换器

摘要

电力变换器具有:能被并联驱动三个或三个以上PWM型电力变换单元;许多合成相间电抗器,每个合成相间电抗器合成相应的PWM型变换单元的各个相同相位输出电流并向负载例如三相感应异步电机输送合成的相位输出电流;许多电流平衡控制器,每个电流平衡控制器对从各个PWM型电力变换单元输出的PWM波形以相同的相位进行延迟校正以使各个PWM型变换单元之间的每一相位电流平衡。

说明书

本发明涉及具有三个或三个以上并联驱动PWM型电力变换单元以扩展其输出容量的电力变换器。本发明更具体地涉及根据使用电力开关器件例如双极晶体管或IGBTs(绝缘栅双极型晶体管)的一种所谓PWM(脉宽调制)法的开关控制法控制其输出电压的电力变换器，在PWM法中采用在相应的PWM型变换单元之间的输出电流平衡以及在PWM法中使输出电流与来自相应的PWM型变换单元的输出电流平衡。

电力变换器通过使用开关器件以时间分割方式接通和关断DC(直流)电压，用来使DC电压变换到相应的AC(交流)电压。

为了增大电力变换器的容量，有一种增大电力开关器件本身容量的方法。但是，这种方法因开关器件本身的容量而有局限性。

1993年10月12日颁布的美国专利NO.5,252,155(公布于1993年10月12日对应于日本专利申请公开号平成NO.5-30661出版于1993年2月5日并对应于欧洲专利NO.0524398 B1出版于1996年8月21日)例举了另一种并联驱动二个PWM型变换单元的扩展电力变换器容量的方法。

然而，工业上需要供给具有三个或三个以上并联驱动PWM型变换单元的(三相)电力变换器，为了进一步扩展容量，必须要求那样的电力变换器。

本发明的目的是提供一种在每个相位电流平衡的情况下能够并联驱动三个或三个以上的PWM型变换单元和能够补偿与并联驱动变换单元有关的空载时间和开关时间的电力变换器。

根据本发明的一种状况提供的电力变换器包括：

装配构成能并联驱动的三个或三个以上的PWM型电力变换单元；

许多合成相间电抗器，每个合成相间电抗器装配构成合成相应的PWM型变换单元的各个相同相位输出电流并向负载输送合成的相位输出电流；和

许多电流平衡控制器，每个电流平衡控制器装配构成对从各个PWM型电力变换单元输出的PWM波形在相同的相位上进行延迟校正以使各个PWM型变换单元间的每一相位电流平衡，并在且其中每个合成相间电抗器包括：具有许多并列腿部分(leg：铁心柱)和许多绕线组的磁芯构件，每一个绕线组绕成与磁芯构件中的许多腿部分中的相应的一个腿部分互连，使绕线组的每一个显示相同的瞬时极性的端子与每一个PWM型变换单元的相应的相位输出端连接，以使各个绕线组根据各个PWM型电力变换单元的输出相位电流在并列的腿部分上有效地产生方向互相相同的磁通，各个绕线组的另一端子共同连接于负载。

根据本发明的另一状况提供的电力变换器包括：

装配构成能并联驱动的三个或三个以上的PWM型电力变换单元；

许多合成相间电抗器，使每个合成相间电抗器装配构成合成相应的PWM型变换单元的各个同相输出电流并向负载输送合成的相位输出电流；和

许多电流平衡控制器，使每个电流平衡控制器装配构成对从各个PWM型电力变换单元输出的PWM波形在相同的相位上进行延迟校正以使各个PWM型变换单元间的每一相位电流平衡，并在那里每个积分相间电抗器包括：具有许多并列腿部分和许多绕线组的磁芯构件，每一个绕线组绕成与磁芯构件中的许多腿部分中的相应的一个腿部分互连，使绕线组的每一个显示相同的瞬时极性的端子与每一个PWM型变换单元的相应的相位输出端连接，以使各个绕线组根据各个PWM型电力变换单元的输出相位电流在并列的腿部分上有效地产生方向互相相同的磁通，各个绕线组的另一端子共同连接于负载。

图1是相应于本发明的第一实施例中并联驱动三个电力变换单元的电力变换器的电路框图；

图2是图1所示的U相位(象征性)合成相间电抗器的线路示意图；

图3是图2所示的U相位相间电抗器结构的第一实例的说明图；

图4是图2所示的U相位相间电抗器结构的第二实例的说明图；

图5是图2所示的U相位相间电抗器结构的第三实例的说明图；

图6是图2所示的U相位相间电抗器结构的第四实例的说明图；

图7是图1所示的电流平衡控制器的电路框图；

图8A、8B、8C、8D和8E整体说明图7所示的电流平衡控制器运作的时间图；

图9是相应于本发明的电力变换器第二最佳实施例中的电流平衡控制器的电路框图；

图10A、10B、10C、10D和10E整体说明图9所示的电流平衡控制器运作的时间图；

图11是相应于本发明的第三最佳实施例中的电流平衡控制器的电路框图；

图12是电流平衡控制器的各个实施例中使用的电压探测和求平均电路的工作原理框图；

图13A、13B、13C、13D和13E整体说明图12所示的电压探测和求平均电路的运作的时间图。

实施本发明的最佳模式

为了容易更好地理解本发明，便在下文描述中参阅附图。

图1是表示相应于本发明的第一最佳实施例的电力变换器的电路框图。

如图1所示，电力变换器包括三个并联驱动的PWM型电力变换单元。本发明可应用于能够并联驱动四个或四个以上PWM型电力变换单元的电力变换器。

在下面将描述与1993年10月12日颁布的美国专利No.5,253,155中公开的电力变换器的巨大差别。

(A)代替中间抽头型的单一相间电抗器，装配许多合民相间电抗器以使三个电力变换单元能并联连接。用具有多个并列的腿的单个铁芯或许多铁芯制成每一个合成相间电抗器。

(B)使每个电力变换单元之间的电流平衡控制方法推广到三个电力变换单元并联连接的电路，电路处于电流平衡状态是可能的。仅通过改进部分电流不平衡区段能够获得这种电路。因此，在上述标号的美国专利中公开的在PWM计算的后续步骤上电流平衡反馈电路的规定在相应于本发明的电力变换器中是有效的。

其次，将详细描述第一实施例。

为响应输入的电压指令和频率指令，PWM发生器5对每一条相位线产生并输出周期和宽度依赖于电压指令和频率指令的PWM(脉冲宽度调制)脉冲。

三相AC(交流)电源并联连接电力变换器1，相当于AC电源变成相应的DC(直流)电源。在AC-DC转换器的二个端子并联一个电容器而三相三个PWM型电力变换单元2A、2B和2C的二个偏置端子被互相并联连接在电容器二端。

每个PWM型电力变换单元2A、2B和2C包括串联连接的U相位器体管、串联连接的V相位晶体管和串联连接的W相位晶体管。串联连接晶体管的每个结点以每一个PWM型电力变换单元2A、2B和2C的相位输出经过三个相同电抗器10u、10v和10w中相应的一个相间电抗器的形式与负载例如三相感应异步电机连接。在各个PWM型电力变换单元2A、2B和2C中总共18个(6×3)串联连接的晶体管的每个栅极(或基极)端与具有空载时间补偿电路(空载时间电路)6A、6B和6C的驱动电路连接。使各个PWM型电力变换单元2A、2B和2C的每个相位输出端与电流控制器(例如由电流互感器构成)12u、12v、12w、13u、13v、13w、14u、14v和14w中相应的一个电流探测器连接，以测定每个电力变换单元2A、2B和2C的各个相位输出电流。

使三个PWM型电力变换单元2A、2B和2C中的每个PWM型电力变换单元的相位输出电流IUA、IVA、IWA、IUB、IVB、IWB、IUC、IVC和IWC中的每个相位输出电流输入到电流平衡控制器11。

合成相间电抗器10u、10v和10w的各个具有没有标记表示的相同磁极性的输入端与各个PWM型变换单元2A、2B和2C中的每一个相应的相位输出端连接。使合成相间电抗器10u、10v和10w的每一输出端与负载4互相连接。

三相电流平衡控制器11引入各个PWM型电力变换单元的相位输出电流IuA、IvA、IwA、IuB、IvB、IuC、IvC和IwC，和对来自PWM发生器5的输入PWM波形进行电流平衡校正，并把电流平衡校正的PWM波形提供给相应的门驱动电路6A、6B和6C。

在图2中一般地表示用于耦合各个PWM型电力变换单元2A、2B和2C的相应的相位输出u、v和w的各个合成相间电抗器10u、10v和10w。图2以U相位合成相间电抗器10u表示许多合成相间电抗器中的一个合成相间电抗器的第一实例。

如图2所示，使在U相位合成相间电抗器10u中每个绕线组的每一个没有标记的输入端与相应的三个PWM型电力变换单元2A、2B和2C中的PWMu-A、PWMu-B和PWMu-C的对应的U相位输出端连接。

使U相位合成相间电抗器10u的相应的三个绕线组与铁芯磁耦合并形成星形连接，其中线点用作合成输出端。

使有代表性的U相位合成相间电抗器器10u的相应的三个绕线组与铁芯磁耦合并形成星形连接，其中线点用作合成输出端。

由用铁组成并具有许多从连接腿部分整体延伸的并列腿部分和许多绕线组，每个绕组具有相同的圈数而且每个绕组围绕许多并列腿部分中相应的一个并列腿部分以使与许多并列腿部分中相应的一个并列腿部分互连的磁芯构件构成每个相间电抗器的结构。在每个合成相间电抗器中的绕线组的数目为N(N表示并联驱动PWM型电力变换单元的数目)。

图3表示与相应的三个(N＝3)PWM型电力变换单元2A、2B和2C的U相位输出端连接的有代表性的合成相间电抗器的第一实例。

在U相位合成相间电抗器10u中，绕线组15u、15v和15w的每个线圈始端与三个电力变换单元2A、2B和2C的各个U相位输出端PWMu-A、PWMu-B和PWMu-C连接。在U相位合成相间电抗器中相应的绕线组15u、15v和15w的每个线圈末端一起连接于感应异步电机4的相位输入端中相应的一个PWMu-O。铁芯属于具有连接腿部分16A的三腿铁芯型并且装有相对于并列铁芯部分的每一自由端具有空隙G的另一个铁芯16B。

在图3中，如果来自相应的三个电力变换单元2A、2B和2C的每个U相位输出电流以相同的平衡数值流过三个绕线组15u、15v和15w中相应的一个绕线组，那末由于电流流过各个绕线组15u、15v和15w而产生的磁势在绕线组15u、15v和15w间互相相反成180°。因此，不产生磁通，可以认为其U相位合成值被调整到零。这同样应用于V相位和W相位合成相间电抗器10V和10W。

在图3中注意到，如果来自各个PWM型电力变换单元2A、2B和2C中的相应的一个PWM型电力变换单元的相应的U相位输出电流中的任何一个U相位输出电流的电流值与任何其他U相位输出电流不同和不平衡，那末在U相位合成相间电抗器10u中相当于电流值差的磁通分量被增大。U相位合成相间电抗器10u起具有对抗这种横向磁通分量的电感的电感器作用。电感器的电感能够抑制电流不平衡数值的增大。

因此，虽然美国专利NO.5,353,155公开了经由中间抽头类型的相间电抗器11并联连接的二个PWM型电力变换单元PWM-A和PWM-B，但是为了更进一步扩展电力变换器的容量，在第一实施例中的电力变换器包括经由三个合成相间电抗器(图3中表示其中的一个合成相间电抗器)并联连接的三个PWM型电力变换单元2A。2B和2C。因此，能够获得上述的电感效果并能应用于具有二个或二个以上电力变换单元的电力变换器。

其次，图4表示U相位相间电抗器10u结构的第二实例。

图4中，磁芯构件包括三个编号U形铁芯(所谓双腿铁芯)17₂、17₃和17₄，二个小尺寸编号U形铁芯17₂和17₃互相并列而使剩下的编号17_4AU形铁芯装配成包围并列的二个小尺寸U形铁芯17₂和17₃。

使用于三个电力变换单元中的第一电力变换单元2A的U相位输出端PWMu-A的三个绕线组15u、15v和15w中的一个绕线组绕在剩下的编号U形铁芯17_4A和二个编号U形铁芯中的一个U形铁芯17₂的并列腿部分上。

使用于三个电力变换单元中的第二电力变换单元2B的U相位输出端PWMu-B的三个绕线组15u、15v和15w中的一个绕线组绕在二个编号U形铁芯17₂和17₃的并列铁芯部分上

使用于三个电力变换单元中的第三电力变换单元2C的U相位输出端PWMu-C的三个绕线组15u、15v和15w中的一个绕线组绕在剩下的大尺寸U形铁芯的剩下的并列腿部分和小尺寸U形铁芯17₃剩下的并列腿部分和小尺寸U形铁芯17₃剩下的并列腿部分上

另外的三个铁芯17₁以相同的空隙距离面对相应的三个编号U形铁芯17₂、17₃和17_4A的自由端。

各个绕线组15u、15v和15w的线圈未端的连接与图4所示的连接相同，与图4所示的结构相同的结构同样应用于V相位和W相位合成相间电抗器10v和10w。

图5表示U相位相间电抗器10u的结构的第三实例。

在图5中，成整体的铁芯16A的并列铁部分的数目比图3增加一个(N+1)。

使短路绕线组18以与三个绕线组15u、15v和15w中每个绕线组相同的方向绕在铁芯16A的新增加的腿部分上。使另一铁芯16B面向铁芯16A的新增加的腿部分的自由端。短路绕线组18起抑制围绕三个绕线组15u、15v和15w的联链磁通上的变化的作用并根据磁通中的瞬态变化而工作，好象绕制短路绕线组18的附加腿并不存在。

与图5所示的结构相同的结构同样应用于其他的V相位和W相位合成相间电抗器10v和10w。

图6表示U相位合成相间电抗器10u结构的第四实例。

如图6所示，使短路绕线组18绕在U形铁芯17₁和小尺寸U形铁芯17₄的保持并列的铁芯部分上。在图6的情况中，三个小尺寸U形铁芯为17₂、17₃和17₄。

其他结构一般与图4所示的结构相同。

其次，图7表示在图1所示的第一实施例中电流平衡控制器11的详细电路框图，专门描述U相位电流平衡控制器。

如图1所示，上述三个合成相间电抗器10u、10v和10w被用来构成并联连接的三个PWM型电力变换单元2A、2B和2C。

虽然各个合成相间电抗器10u、10v和10w能够抑制由于相应的相位输出电流的幅度上的差别产生磁通上的变化而引起的横向电流上的变化，但是各个合成相间电抗器10u、10v和10w不能抑制DC分量上的变化。

因此，在DC分量中出现电流偏差的情况中必须进行来自并联驱动电力变换单元中每个电力变换单元的每一相位输出电流的探测和进行各个电力变换单元之间的电流平衡控制。

注意到图7表示电力变换单元2A、2B和2C有关的U相位和电流平衡控制器11有关的U相位。

在电流平衡控制器11存在与美国专利No.5,253,155中公开的电流平衡控制器有在下面的三个差别。

(1)对三个电力变换单元2A、2B和2C中的每个电力变换单元配置电流探测器12u、12v和12w(13u、13v和13w以及14u、14v和14w)。

(2)为了测定每个相位输出电流的不平衡状态，通过加法器24计算相应的来自三个PWM型电力变换单元2A、2B和2C的相位输出电流的总和并取计算的总电流的1/N(N＝3)以获得平均相位输出电流I_uave(I_vave和I_wave)。用相应的相位输出电流探测器12u、12v和12w(13u、13v和13w以及14u、14v和14w)测定每个相位输出电流I_AU(I_AV和I_AW)。把测定的相应的相位输出电流I_AU(I_BU和I_CU)中的每个相位输出电流减去平均相位输出电流I_uave(I_vave和I_wave)的差数作为差错(不平衡)电流。

(3)取差错电流的校正增益系数kp倍并使增益系数倍的输出差错电流输入开关延迟时间的校正电路。

如图7所示，用电力变换单元2A、2B和2C中相应的一个电力变换单元的每个上升时间校正器20Aup、20Bup和20Cup来延迟从PWM发生器5获得的每个PWM脉冲PWMu^*的上升时间。用各个下降时间校正器21A_down、21B_down和21C_down来延迟从PWM发生器5获得的每个PWM脉冲PWMu^*的下降时间。

然后，通过这些上述的上升时间和下降时间校正器校正各个电力变换单元2A、2B和2C的相位输出电流。

用各个正极性放大器22Ap、22Bp和22Cp中的相应的一个正极性放大器控制由上升时间校正器20Aup、20Bup和20Cup中对应的一个上升时间校正器设定的每一延迟时间。

另一方面，通过各个负极性放大器23AN、23BN和23CN中相应的一个负极性放大器控制由下降时间校正器21A_down、21B_down和21C_down中对应的一个下降时间校正器设定的每一延迟时间。

根据测定的U相位输出电流IAU、IBU和ICU中每一个U相位输出电流和平均U相位电流I_uave间的偏差和偏差的极性(即，相减的差数表示是正还是负)获得这些放大器22Ap、22Bp、22Cp、23AN、23BN和23CN的输入信号。

用加法器24和用除法器获得平均电流I_uave如下：I_uave＝(IAI+IBU+ICU)/N(N＝3)。

每个偏差计算器26A、26B和26C用来获得每个U相位输出电流IAU、IBU及ICU和平均U相位电流I_uave之间的偏差及其极性(正或负)。每个偏差控制放大器27A、27B和27C用从偏差计算器26A、26B和26C中相应的一个偏差计算器得出的比例系数(校正增益系数)KP计算比例-积分(P-I)。每一个偏差控制放大器27A、27B和27C的P-I计算结果被输入到各个极性放大器22Ap、22Bp和22Cp以及23AN、23BN和23CN中相应的三个极性放大器。

当偏差计算器26A、26B和26C中的一个偏差计算器的输出计算信号是正的，在上升时间校正器20Aup、20Bup和20Cup中相应的一个上升时间校正器中相应的PWM脉冲PWMu^*根据通过正极性放大器22Ap、22Bp和22Cp中相应的一个正极性放大器的偏差而被延迟。

当偏差计算器26A、26B和26C中的一个偏差计算器的输出计算信号是负的，在下降时间校正器21A_down、21B_down和21C_down中相应的一个下降时间校正器中相应的PWM脉OPWMu^*根据通过负极性放大器2AN、23BN和23CN中相应的一个负极性放大器的差而被延迟。

图8A、8B、C、8D和8E整体表示图1和图7所示的部分电力变换器上的每个信号的信号时间图。图8所示的PWM指令相当于图7所示的PWMu^*图8B、8C和8D所示的PWMu-A、PWMu-B和PWMu-C相当于来自图1和图7所示的各个电力变换单元2A、2B和2C的相应的U相位输出信号。图8E中所示的合成输出电压相当于图7中所示的PWMu-O。

图8B中由斜线(画阴影线部分)表示的部分相当于电流平衡控制器11分别对PWMu-A脉冲、对PWMu-B脉冲和对PWMu-C脉冲进行电流平衡校正的时间范畴。

也就是说，使第一和第三电力变换单元2A和2C的PWMu-A和PWMu-C脉冲的每个前沿延迟而使第二电力变换单元2B的PWMu-B脉冲的每个后沿延迟。

通过延迟每个相同相位的PWM波形的上升时间和下降时间，这些校正控制能够获得电流平衡，在相应的三个电力变换单元2A、2B和2C的相同相位中输出电流中的每个PWM波形是不平衡的。

在图7的电流平衡控制方法中，在相应的电流不平衡状态扩展期间，根据相应的电流不平衡状态上的扩大，使相应的三个电力变换单元2A、2B和2C的输出PWMu、PWMv和PWMw脉冲中的任何一个、任何二个或所有的脉冲的上升时间和/或下降时间延迟。因此，使从电力变换单元中的每个电力变换单元获得并由每个相应的合成相间电抗器10u、10v和10w合成的输出电压的开关延迟时间随电流不平衡量的不同而变化。

图9表示使电流平衡控制器设计成抑制上述的开关延迟时间变化的电力变换器的第二最佳实施例。

在图9中，根据与图7的情况中的电流平衡控制器11比较，为了使由于电流平衡控制引起增大的合成相位电压中的开关延迟时间保持恒定而与电流平衡量无关，使恒定延迟时间宽度Tb0加到上升时间和下降时间调整器20Aup、20Bup、20Cup、21A_down、21B_down和21C_down中相应的每个上升时间和下降时间调整器中的每一设定延迟时间并且根据电力变换单元2A、2B和2C中相应的一个电力变换单元的每个脉冲电流输出和其平均电流值之间的偏差获得的各个延迟时间的正数值和负数值被加入到恒定延迟时间宽度Tb0。

如图9所示，电流平衡控制器11的上述功能相当于限制器30ApL、30BpL和30CpL，31ANL、31BNL和31CNL以及加法器32ApA、32BpA和32CpA以及33ANA、33BNA和33CNA。

每个限制器30ApL、30BpL和30CpL具有正限定值和负限定值，限制器的上述二个限定值限制来自偏差控制放大器27_A、27_B和27_C中相应的一个偏差控制放大器的延迟控制信号以形成相应的限制延迟控制信号。用加法器33ApL、33BpA和33CpA中相应的一个加法器把通过限制器的限制延迟控制信号加入相当于恒定延迟时间宽度Tb0的补偿信号以形成延迟控制信号。因此，使延迟校正信号输送到上升时间校正器20Aup、20Bup和20Cup中相应的一个上升时间校正器。

每个限制器31ANL、31BNL和31CNL具有与每个限制器30ApL、30BpL和30CpL颠倒的负限定值和正限定值，限制器的上述二个限定值限制来自偏差控制放大器27A、27B和27C中相应的一个偏差控制放大器的延迟控制信号以形成具有与从限制器30ApL、30BpL和30CpL中相应的一个限制器获得的相应的延迟控制信号相反极性的相应的延迟控制信号。使从限制器27A、27B和27C中相应的一个限制器获得的延迟控制信号通过加法器33ANA、33BNA和33CNA中相应的一个加法器加入相当于恒定延迟时间宽度Tb0的补偿信号以形成校正信号。从加法器33ANA、33BNA和33CNA中相应的一个加法器获得的延迟校正信号被输送到下降时间校正器21A_down、21B_down和21C_down中相应的一个下降时间校正器。

图10A、10B、10C、10D和10E整体表示在图9中所示的第二实施例情况下电力变换器中的信号时间图。

图10B、图10C和图10D中所示的每个斜线部分表示上升时间和下降时间校正器20Aup到21C_down中相应的一个上升时间和下降时间校正器中设定的延迟时间的时间范畴，恒定延迟时间宽度Tb0被加上或被减去延迟时间的时间范畴。

在图10A一直到10E的情况中，第一和第三电力变换单元2A和2C相应的PWM波形PWMu-A和PWMu-C的每个前沿随着恒定延迟时间宽度Tb0增大而被延迟而第一和第三电力变换单元2A和2C的相应的PWM波形PWMu-A和PWMu-C的后沿随着恒定延迟时间宽度Tb0反方向增大而被延迟。更进一步，第二电力变换单元2B的PWM脉冲波形PWMu-B的后沿被相当于恒定延迟时间宽度Tb0的补偿信号的时间延迟而其前沿被从恒定延迟时间宽度Tb0的补偿信号减去的延迟时间延迟。

如从图10A一直到图10E了解到的那样，由于在图9中所示的第二实施例中也测定电流差错分量，所以三个电力变换单元2A、2B和2C的设定延迟时间的总和能够为零(①＝②、③＝④和⑤＝⑥)，在三个PWM脉冲PWMu-A、PWMu-B和PWMu-C上的平均延迟时间能够表示为常数((Tb0+①+Tb0-③+Tb0+⑤))/3＝((Tb0-②+Tb0+④+Tb0-⑥))/3＝常数)。

在图7或图9所示的第一或第二实施例中，在各个门驱动电路6A、6B和6C中形成的空载时间补偿电路以相应的三个电力变换单元2A、2B和2C对应的输出电压相位作基准通过PWM波形输出和用图7或图9所示的电流平衡控制器11延迟的PWM波形比较用来获得空载时间补偿的波形输出。注意到用在各个门电路6A、6B和6C中形成的空载时间补偿电路能够补偿在各个电力变换单元2A、2B和2C中相应的开关器件(电力晶体管)的开关时间上的变化。

也注意到在美国专利NO.5,253,155(专利的公开内容以参考文献形式编入本申请中)中描述描述了空载时间补偿的基本理论。

图11表示电力变换器的第三最佳实施例，在电力变换器中通过用于N(N≥3)个并联驱动电力变换单元的电流平衡控制器11获得用于补偿空载时间和上述的开关时间变化的电压测定

在图11中，在各个门驱动电路6A、6B和6C中形成的各个空载时间补偿电路被移作安装在相对于电流平衡控制器11的前级上的单一(U相位用)空载时间补偿电路35并从输出电压平均电路36获得空载时间补偿电路35的补偿数值。

一般如图12所示，在安装在电流平衡控制器11中的主时钟的每个周期内，以时间分割方式向输出电压平均电路36引入各个U相位侧电力变换单元2A、2B和2C的每个输出电压VuA、VuB和VuC并获得这些引入的输出电压VuA、VuB和Vuc的平均值V_uave。

图13A、13B、13C和13D整体表示输出电压平均电路36的运作时间图。

图13A表示一个基于主时钟的选择信号。

如图13A一直到图13E所示，即使各个电力变换单元2A、2B和2C的输出电压波形是互相不同，时间分割处理允许与每个电力变换单元2A、2B和2C的平均输出电压相等的平均输出电压的偏差。

虽然注意到图7到图13仅表示有关U相位的电路，但是对V相位和W相位有关的电路使用同样的电路结构。

也就是说，使PWMu变到PWMv^*和PWMw^*、使IUA变到IVA和IWA、使IUB变到IVB和IWB、使IUC变到IVC和IWC。使Iuave变到Ivave和Iwave、使PWMu-A变到PWMv-A和PWMw-A、使PWMu-B变到PWMv-B和PWMw-B、使PWMu-C变到PWMv-C和PWMw-C、使12u变到12v和12w、使13u变到13v和13w、使14u变到14v和14w、使PWMu-O变到PWMv-O和PWMw-O以及使Vuave变到Vvave和Vwave。

注意到短路绕线组18的圈数可以是任意的，但是短路绕线组18的线圈方向与其他各个绕线组的线圈方向是相同的。