智能包络线检测器及部分响应最大似然数据增益控制方法

摘要

提供了用于调节信号增益的方法和设备。众多比较器将该信号与众多阈值进行比较。一个连至比较器的包络线检测器包括一个用于检测信号幅值的峰值捕获功能块及一个用于检测信号极性的极性存储器。用于设置增益校正值的增益控制功能块对峰值捕获功能块和极性存储器作出响应。本发明的调节信号增益的方法和设备的特征包括对信号中的热噪音和零间隙两者都智能地保持增益控制值不变。

说明书

本发明涉及调节信号即具体的混合信号的增益的方法和设备，更具体地涉及用于调节直接存取存储设备(DASD)中部分应答最大似然(PRML)和伺服通道的信号增益的智能的基于阈值的具备热噪音(asperity)鲁棒性(robustness)和零信号容差的时钟定时的包络线检测器。

在硬盘驱动器中，数据通道和伺服通道可由单个集成电路(IC)提供；然而PRML和伺服通道对增益控制各有它们自己的明确要求。数据通道在读操作中使用复杂的同步增益和定时控制回路，而在闲置时通常需要包络线检测器将增益保持于读操作开始时快速获取所需的水平。

通常伺服通道需要包络线检测器在低频模拟增益控制(AGC)域内准确地设置增益，然后在定时标记、灰码和部分位置信息内保持增益。

在PRML数据通道内，适当的数据检测操作需要归一化的回读信号幅值。通常在模拟信号回路中将可变增益放大器(VGA)用于为回读信号定标。必须维持一个可接受的信号幅值容差以支持最大似然检测器的正常运行。已知的PRML和伺服通道要求一个模拟包络线检测器或是一个数字采样装置以便对VGA提供增益校正。授权给Jonathan D.Coker和Richard L.Galbraith并于1995年8月1日转让给本受让人的美国专利号5,438,460提供了一种异步数字采样增益控制装置的例子。授权给Hirt等人并于1988年6月7日转让给本受让人的美国专利号4,750,058提供了另一种增益控制装置。

在前沿硬盘驱动器中随着飞越高度的减小，热噪音日益成为问题。热噪音通常在读取的信号中产生短暂偏移。在许多已知增益控制装置中，通常热噪音会引起VGA的不正确调节。所有已知包络线检测器对热噪音不具备鲁棒性。

授权给Richard L.Galbraith，Gregory J.Kerwin和Joey M.Poss并于1995年8月3日转让给本受让人的美国专利号5,438,460公开了PRML数据通道中数据检测用的热噪音补偿方法和设备。在所公开的热噪音补偿方法和设备超过许多已知装置而提供改进的同时，采用了数字采样解决方法。

由于间隙、一些代码字和类似问题，硬盘驱动器中也普遍存在着短时间的零信号。已知的包络线检测器以低增益情况下的恢复时间为代价，对此提供一些容差。

使用模拟包络线检测电路的缺点包括自低增益情况中恢复的困难。其它问题是模拟包络线检测电路在处理热噪音时不具备智能性；及无法有效地处理可能由PRML码、间隙、和类似问题引起的零信号时期。

所有以前的采样数字解决方法有其它问题，包括需要高速模数转换器(ADC)。使用异步采样所引起的另一个问题是在随意模式上建立的坏的峰峰幅值。在处理热噪音时也不具备智能性。

本发明的主要目的是提供用于调节信号增益的改进的方法和设备。其它目的是提供实际上没有负作用的这类改进的增益调节方法，此方法还不需高速模数转换器，并且能克服现有技术装置的许多的缺点。

简言之，提供了用于调节信号增益的方法和设备。众多比较器将该信号与众多阈值进行比较。连至比较器的包络线检测器包括一个用于检测信号幅值的峰值捕获功能块及用于检测信号极性的极性存储器。对峰值捕获功能块和极性存储器作出响应，增益控制功能块用于设置增益校正值。本发明的信号增益调节方法和设备的特征包括对信号中的热噪音和零间隙两者都智能地保持增益控制值不变。

下面在图中所阐述的本发明最佳实施例的详细描述将使本发明和其它目的和优点很好地被理解，图中：

图1是直接存取存储设备(DASD)中部分应答最大似然(PRML)和伺服通道的环境内本发明的混合信号的增益控制设备的框图；

图2是根据本发明的图1的控制设备的智能的基于阈值的时钟定时的包络线检测器的原理图和框图；

图3是用于阐述图1的控制设备的比较器块的输入信号与比较器阈值电平的图；

图4是用于阐述与图3中所示输入信号相对应的比较器输出量的图；

图5是图2的智能的基于阈值的时钟定时包络线检测器的置位复位捕获块的原理图；

图6是图5的捕获块的置位复位锁存器所用真值表；

图7是用于阐述图5的置位复位捕获块的操作的时序图；

图8是用于阐述图1的控制设备的可变增益放大器(VGA)的相对于位时的输出信号幅值的例图；以及

图9是对应于图8的用于阐述图1的控制设备的VGA电容电压的图。

现参照附图，图1中显示一个根据本发明的通常由参考数字10标示的用于调节混合信号的增益的增益控制设备。增益控制设备10与直接存取存储设备(DASD)中部分应答最大似然(PRML)和伺服通道一起使用。

来自传感器头12的回读信号由预放大器14放大后送至可变增益放大器(VGA)16。VGA16的输出信号由连续时间滤波器(CTF)18过滤。连至CTF18输出端的差动缓存20将过滤和放大的信号送至众多比较器22及伺服和数据通道。

如图3和4所阐述，比较器22将接收的信号与众多预定义的正和负极性阈值进行比较，并将代表性的信号输入至数字包络线检测器24。智能的基于阈值的时钟定时的包络线检测器24对接收的输入信号作出响应，从而完成恰当的增益调节。包络线检测器24将控制信号送至数模转换器(DAC)充电泵26。由DAC充电泵26在运行中控制的增益控制电压通过数据电容28或伺服电容30送至VGA16以供增益调节用。

在运行中被控制的VGA16提供正常信号幅值电平，例如800mV或+400mV和-400mV。如图3所阐述，预定义的阈值包括所选的正和负的阈值，例如±很高(±500mV)；±高(±400mV)；及±低(±300mV)。对于图3中所阐述的输入信号，比较器22提供如图4中所示四个输出量+低，-低，高及很高。

现参照图2，图中显示了智能的基于阈值的时钟定时的包络线检测器24。包络线检测器24的特征包括热噪音鲁棒性和零信号容差。包络线检测器24包括一个正极性置位复位捕获块40和一个负极性置位复位捕获块42以检测VGA信号幅值的粗略估值(或低，或高，或很高)。如图所示，每个置位复位块40和42通过一对“与”门44、46、48和50接收比较器22的输出量“高”、“很高”和+低、-低中的一个。置位复位捕获块40的相应输出量及由反相器52反相的正“+低”比较器输出量送至“与”门54，以及捕获块42的相应输出量及由反相器56反相的负“-低”比较器输出量送至“与”门58。“与”门54和58的输出量送至极性存储器60。需要为增益校正而改变极性的极性存储器60用于检测热噪音。在运行中当极性存储器60自“与”门54接收到高输出量时，极性存储器60将置位复位捕获块40复位并释放置位复位捕获块42。当极性存储器60自“与”门58接收到高输出量时，极性存储器60将置位复位捕获块42复位并释放置位复位捕获块40。一旦置位复位捕获块40和42检测到比较器的阈值输出量，第二对正和负极性置位复位捕获块62和64即复制该粗略的幅值阈值电平(低、高或很高)，直至它由时钟定时地送入相应的脉冲扩展电路66和68。当不再需要捕获块输入时，脉冲扩展电路66和68通过一对“或”门70和72将复位输入量送至捕获块62和64。由振荡器(未示出)定时的脉冲扩展电路66和68提供预定义脉宽供校正脉冲用，例如2位时间长的校正脉冲。脉冲扩展器66和68的校正脉冲输出量由多路转换器和解码器74在其标为大的向下、小的向下和小的向上的输出端转换为恰当的增益校正值。

还参照图3和4，当输入信号位于比较器阈值电平“高”以上的区1内时，校正值将为大的向下。当输入信号位于比较器阈值电平“高”以上的区2内时，校正值将为“小的向下”。当输入信号位于比较器阈值电平“低”以上的区3内时，校正值将为“小的向上”。

一个外部输入量“保持”通过“或”门70和72中的一个相应的门加至极性存储器60并加至置位复位捕获块62和64以便在HOLD输入量撤去之前不给脉冲扩展器66和68加任何校正值。包络线检测器24提供一个可编程零信号检测功能块，它包括一个定时器复位逻辑块76，一个1位多路转换器78，一个可编程定时器80和一个锁持器82。当确定VGA16的增益是真正地低时，即由锁持器82持续地提供大增益校正值，直至比较器22发现“低”阈值信号幅值时止。在标为“大的向上”的输出端上提供大增益校正值之前的等待时间由可编程定时器80所决定。一个标号为“伺服门”的选择输入量加至1位多路转换器78以选择一个伺服定时器位或数据定时器位从而将可编程定时器80设置。由可编程定时器80提供的时间延迟用于在所选的由间隙、PRML码和类似问题引起的零信号期间保持增益校正值不变。定时器复位逻辑块76提供复位输入量以便在每次出现+低和-低输入量时将可编程定时器80和锁持器82复位。

图5是置位复位捕获块40、42、62和64(例如包络线检测器24’的置位复位捕获块40)的原理图。置位复位捕获块40包括用于每个输入量A、B和C(很高，高和+低)的相应的捕获锁存器90、92和94，后者提供相应的输出量A和B(很高和高)；同时反相器52和“与”门54提供输出量C(低)。每个捕获锁存器90、92和94单独地针对置位输入量A、B和C进行操作。捕获锁存器90、92和94一起由复位输入量复位。

可参照图6和7理解置位复位捕获块40、42、62和64的操作。图6为捕获块40的每个置位复位锁存器92、94和96提供一个真值表。图7提供的时序图阐述置位复位块40的操作。

图8和9分别阐述VGA16的输出信号例子及相应的电容电压。如图8中所示，比较器22的输入信号最初非常大，它包含约自位时85至105的短时零信号间隙以及约自位时140至160的热噪音。如图9中所示，最初电容电压对应于包络线检测器24的“大的向下”控制输出量。然后在位时60左右发生斜率偏移，对应于包络线检测器24的“小的向下”控制输出量。在零信号间隙内和热噪音期间不提供增益校正。

简言之，本发明提供的强有力而有效的包络线检测器24避免了现有技术方案的缺点。不依赖于由置位复位捕获块40、42、62、64，脉冲扩展器66和68及多路转换器解码器74提供的峰值捕获功能块的模式，包络线检测器24锁持于正确的峰峰幅值。极性存储器60对于热噪音提供了智能的保持功能，从而避免了错误校正。与常规的使用6位高速ADC的数字解决方法相比较，使用4个比较器22要求低的功率，而包络线检测器在保持期间不需功率。包络线检测器24为数据和伺服两者同时提供单一的解决方法，因而节省了宝贵的芯片面积。包络线检测器24为快速收敛提供了双重校正电平。包络线检测器24提供的可编程零信号检测功能避免零信号期间的错误校正，与此同时当增益真正低时能快速地回复至校正功能。包络线检测器24在快速增益收敛的条件下在同步域和低增益情况下提供100％的校正率。包络线检测器24与PRML或其它先进的检测技术一起使用而提供有效的增益控制。

虽然本发明参照图中所示本发明实施例的细节进行了描述，但这些细节并不打算用于限制所附权利要求书中所述本发明的范围。