包括多个传输门的高速锁存电路及使用它的微处理器

摘要

本发明提供了一种锁存电路，其中第一传输门与第二传输门电串联，置于输入线和输出线之间。该锁存电路由单一时钟信号控制，其中利用一延迟部件在时钟信号的一个边沿同时启动这两个传输门。当两个传输门都开启时，输入线与输出线电连接。在第二传输门输出端的保持电路能在输入线与输出线断开之后保持锁存器输出端处的逻辑值。在一个实施方案中，用一组串联反相器来实现延迟部件，并且该时间延迟的长度控制两个传输门开启的时间窗。