CMOS高速高精度预放大锁存比较器

摘要

本文基于预放大锁存快速比较理论，提出一种用于高速高精度流水线ADC的预放大锁存比较器。采用0.35um、3.3V标准CMOS工艺。该结构的比较器具有快速过驱动恢复能力，明显改善比较器的速度，延迟小于1ns;由于加了一级隔离级使得同馈噪声降到0.02mV以内;比较器的失调电压为1.4mV，精度达到0.1mV，可以应用于高速高精度的ADC。