带有微波功率放大器的单片集成电路器件

摘要

一种微波多级功率放大器具有输入和输出级匹配电路以及一个或更多的级间匹配电路。放大器和信号输出焊盘以及第一和第二电压源焊盘都制作在同一个半绝缘衬底上。输出级中的第一FET的漏极通过第一配电线连接于第一电压源焊盘并通过第二配电线连接于信号输出焊盘，其中的第一和第二配电线参与形成输出级的匹配电路。输出级前级中的第二FET的漏极通过用作连接导体的第三配电线连接到第二电压源焊盘。

说明书

本发明涉及运行于诸如1—3GHz的较低频率范围的移动通信用半导体器件，更确切地说是涉及一种适合于实现微波单片集成电路器件的电路结构，它包括一个移动终端发送装置的高性能功率放大器，其中带有一个栅极宽度大的FET。

为了降低移动通信终端的尺寸，除了减小终端中的电池和信号处理LSI之外，还必须减小用于无线电装置(发送/接收装置)中的功能器件，如功率放大器、低噪音放大器、变频器和带通滤波器。

为了获得更高性能的移动通信终端的无线电装置，其中的各种功能器件都不可避免地包含有输入/输出级之间的匹配电路。为了降低无线电装置的尺寸，在匹配电路的电路元件方面做出了各种努力，以便使无引线的电阻器、电容器和电感器做得更小、高度密集并制作在一个多层布线的衬底上。为了进一步减小尺寸，在一微波单片集成电路中实现所用的匹配电路将是一种技术倾向，其中在一个半导体衬底上制作了诸如有源元件(FET)的一些匹配电路部件。

待要制作在微波单片IC器件中的匹配电路包括薄膜电容器、螺旋电感器和配电线。其中的螺旋电感器和配电线占据很大的面积。在发展微波单片集成IC器件的过程中，已集中致力于从高性能、运行频率和占据面积以及尺寸减小的观点出发如何来恰当地利用这些主要元件。

功率放大器需要具有大的栅极宽度的FET以便获得大的输出功率。当栅极宽度做得更大时，FET的输出阻抗相应变小。因此，沿信号传播方向只要有稍许的电阻就会降低功率增益。

于是，为了在匹配电路中获得高的螺旋电感器的运行性能，降低出现在信号传播方向内的串联寄生电阻是可取的。为此，必须加宽制作螺旋电感器的导体。为从这种导体获得预期的电感，电感器的外部尺寸应该更大。

在用螺旋电感器或配电线来实现预期阻抗的过程中，当运行频率提高时，螺旋电感器的外部尺寸和配电线的线长可以做得更小。然而，比之螺旋电感器的外部尺寸，配电线的线长对运行频率的依赖性更强。为了在诸如1—3GHz的低频率下获得相同的阻抗，配电线的线长必须非常长。

另一方面，螺旋电感器根据其结构必然引起线间电容和对地电容之类的寄生电容。因此，螺旋电感器的使用仅限于低于其谐振频率的运行频率。在5—10GHz这样的高频率下不能使用。

如前所述，在安排电路时，要考虑无线电装置功能器件的运行频率范围和容许的占据面积而恰当地使用螺旋电感器和配电线。

如1984年5月29日出版的日本电子学、信息和通信工程师学会(IEIC)技术报告SAT84—1第1—7页所报道，由于螺旋电感器的谐振频率低于10GHz，用于10—30GHz超高频段的功率放大器不采用螺旋电感器。因此在形成于单个芯片上的微波单片IC器件中实现功率放大器，其中输入和输出级的匹配电路都由配电线构成。

然而，对于1—3GHz这样的相当低的运行频率，若功率放大器仅仅使用配电线，配电线将很长，导致芯片面积很大。此时，由于此频段低于集总常数螺旋电感的谐振频率，故在功率放大器中可采用螺旋电感器。因此，如IEIC1994年春季会议C—110第2—615页所述，功率放大器采用了螺旋电感器和配电线混合的电路结构。输入级的匹配电路和级间匹配电路采用螺旋电感器。在末级FET漏极和提供在末级输出匹配电路中的输出信号端之间，制作了一个配电线，使信号传播方向的串联寄生电阻(它会不可取地降低电功率增益)可以容易地借助于加宽配电线而降低。用常规的设计方法，用来对末级FET馈送漏极电压的配电线的总长度做成运行频率有效波长λ的四分之一，由于在漏极处向电源看到的阻抗为无穷大，从而防止了输出信号漏到电源。当运行频率为1.9GHz时，λ/4线长约为11mm。这样长的配电线是不可能制作在同一个衬底上的。而且，即使接到衬底之外也太长。因此，所用的电路安排成集总常数螺旋电感器接到衬底之外，以代替配电线。虽然如此，如本公开所述，芯片尺寸也大到2.7mm×2.7mm。IEIC1994年春季会议C—110第2—612页所述的电路安排成末级输出匹配电路由形成在另一个高介电常数的衬底上而不是其上制作有FET的半导体衬底上的配电线而构成。

根据本发明人的观察，现有技术用于几个GHz相当低的频段移动路端的微波功率放大器中采用连于衬底外面的集总常数螺旋电感器来馈送末级FET漏极电压，螺旋电感中的串联寄生电阻引起电压降，从而降低输出功率因而降低了电功率增益。此外，连接衬底外部的电路由于外部电路的面积而加大了功率放大器的总尺寸。而且，可使用多芯片结构，其中的末级输出匹配电路由另一高介电常数衬底上的而不是带有形成于其上的FET的半导体衬底上的配电线而构成。但多芯片结构可能不利地增大功率放大器的总面积。

根据本发明的一种情况，微波多级功率放大器具有输入和输出级匹配电路和一个或更多个级间匹配电路。放大器和信号输出焊盘以及第一和第二电压源焊盘制作在同一个半绝缘衬底上。输出级中的第一FET的漏极通过第一配电线连接于第一电压源焊盘且通过第二配电线进一步连接于信号输出焊盘，其中的第一和第二配电线促使输出级匹配电路的形成。输出级前级中的第二FET的漏极通过用作连接导体的第三配电线而连接于第二电压源焊盘。第一配电线的宽度大于第三配电线，但其长度使输出级FET漏极处向第一电压源焊片看去的阻抗在放大器的运行频率下被限制为一定数值而不是无穷大。

根据本发明的另一种情况，提供了一种小的高性能微波单片IC功率放大器，其中一种匹配/电源配电线被用来向输出级的FET馈送漏极电压，从而全部匹配电路同FET一起都制作在同一个小的半绝缘衬底上。

在多级功率放大器输出级的匹配电路中，代替常规的技术概念，即输出级的匹配/电源配电线的长度定为λ/4(λ为放大器运行频率下的有效波长)以使在漏极向电源看去的阻抗为无穷大，引进了一个新颖的技术概念，其中输出级FET的输出阻抗对从输出级FET的漏极向电源(漏极电压源焊盘)看去的阻抗的比率不是无穷大，致使上述的阻抗比率可以是例如约100倍。这一新颖的技术概念有助于使输出级FET的匹配/电源配电线的长度降低到常规线长λ/4的约1/5，并使得有可能同包括输出级FET在内的各FET一起，在同一个小的半绝缘衬底上制作全部放大器的匹配电路。

在本发明的一个实施例中，输出级FET的匹配/电源配电线的线宽大于用作连接于螺旋线的连接导体形成一个预定电感并用来向输出级之前的FET馈送漏极电压的配电线的宽度。此较宽的线带有一个增加段以降低寄生电阻以防止电源电压被降低。因此，根据本实施例的功率放大器可提供较大的高性能输出功率。此外，根据常规设计概念输出级FET的匹配/电源配电线的线长为λ/4(λ为放大器运行频率下的有效波长)，其中从FET漏极向电源级看去的阻抗变为无穷大而FET输出阻抗对此阻抗的比率做成更接近于无穷大。然而，注意到输出级FET的输出阻抗在1.9GHz频段低达约1Ω，根据本发明所述，用常规线长1/5的线长，从FET漏极向电源(漏电压源焊片)看去的阻抗可为例如约100Ω，以致FET输出阻抗对此阻抗的比率可为约100。这一指标表明输出信号向电源的漏电可忽略不计。根据功率放大器的要求规格，这一比率可以变化。当此比率为100时，由输出级FET馈入的信号向漏电压源焊盘(电源)的漏电被抑制为2％以下。

如从前述功能中所理解的那样，用来馈送输出级FET的漏极电压的连接导线可由配电线在衬底上构成。因此，同FET一起，包括在功率放大器中的全部匹配电路被制作在同一个小的半绝缘衬底上。这样，前述结构就使得有可能实现小的高性能的微波单片IC功率放大器。

图1以平面图示出了根据本发明一个实施例的一种单片半导体集成电路器件，它包括一个微波多级功率放大器。

图2是图1沿II—II的剖面。

图3电路图示出了图1中功率放大器的等效电路。

参照图1—3来描述本发明的实施例。

图1示出了根据本发明一个实施例的单片集成电路器件的上表面图。此电路器件包括一个微波多级功率放大器、一个信号输入焊盘1、电压源焊盘16和17、一个信号输出焊盘15、接地焊盘18、19a、19b，20a和20b，它们制作在例如由GaAs制成的半绝缘衬底100的表面部位上或表面部位中。

如从图3可最清楚地看到，多级功率放大器包括一个带有其源极连接于接地焊盘19a的FET6的第一级(输入级)、一个带有电容器2和3、一个螺旋电感器4(集总常数元件)和一个电阻器5并位于信号输入焊盘1同FET6的栅极之间的输入级匹配电路、一个带有其源极连接于接地焊盘19b的FET10的第二级(输出级)、一个带有一个螺旋电感器7(集总常数元件)、一个电容器8和一个电阻器9并位于第一级同第二级之间，更确切地说，位于第一级FET6的漏极同第二级FET10的栅极之间的级间匹配电路、以及一个带有配电线11、12和电容器13和14的输出级匹配电路(此电路制作在输出级FET10的漏极处)。

在输入级匹配电路中，电容器2和3串联在信号输入焊盘1和FET6之间。螺旋电感器4连接在接地焊盘5同电容器2和3的连结处之间。电阻器5连接在接地焊盘18同电容器3和FET6的连结处之间。在级间匹配电路中，螺旋电感器7连接在FET6的漏极同电压源焊盘16之间。电容器8连接在FET6的漏极同FET10的栅极之间。电阻器9连接在FET10的栅极同接地焊盘18之间。在输出级匹配电路中，配电线11连接在FET10的漏极同电压源焊盘17之间。配电线12和电容器14串联在FET10的漏极同电压源焊盘15之间。电容器13连接在接地焊盘20b同配电线12和电容器14的连结处之间。所示单片集成电路器件中的功率放大器可用于移动通信终端的发送装置。

再次参照图1，在级间匹配电路中，螺旋电感器7的宽度为16μm而螺圈的间距为16μm。而且，螺旋电感器7的寄生电阻约为2Ω。借助于只用作连接导体的配电线21来实现螺旋电感器7同FET6之间以及螺旋电感器7同电压源焊盘16之间的电连接。配电线21不是有意用来确定级间匹配电路的电特性。配电线21可具有带有形成在衬底100上的钼(Mo)膜和形成在Mo膜上的金(Au)膜的多层结构。多层结构的宽度可约为25μm。

待要馈送给第一级中的FET6漏极的电流低达约40mA。因此，带有约2Ω的寄生电阻的螺旋电感器7可引起低达约0.08V的电压降。于是，从FET6馈向输出级的输出信号只遭到可忽略不计的降低。

在输出级匹配电路中，位于FET10的漏极同漏极电压源焊盘17之间的配电线11用来向FET10馈送高达240mA的电流。因此，若线11的宽度同线21相同，线11将造成约0.5V的电压降，从电源电压为3.0V的观点看，这是非常大的电压降，亦即，线11的输出信号电平将显著地下降。为避免这一问题，线11做成比配电线21更宽，例如约为72μm，线11的长度可约为1.5mm。由于FET10的输出阻抗低达约1Ω，采用约为1.5mm的线长，亦即相当于根据常规设计的λ/4值的约11mm的1/5以下，FET10的输出阻抗对出现在放大器运行频率下从FET10的漏极向电源(电压源焊盘17)看去的阻抗的比率约为100。使从输出级到电源的输出信号漏电即使用这种缩短了的配电线11也小得可以忽略。亦即，用常规设计对比，在功率放大器的运行频率下，从FET10的漏极向电压源焊盘17看去的阻抗被限定为有限值而不是无穷大。这种根据新颖技术概念的设计使配电线11能够制作在衬底100上。若有需要，线11可以弯弯曲曲。而且，由于配电线11的宽度高达72μm，故线11的寄生电阻低达0.1Ω，致使当240mA的大电流流过线11时，引起的电压降却小得可以忽略即0.024V。这表明输出信号电平保持几乎恒定，从而用上述结构可实现高性能放大器。位于FET10的漏极同连接于信号输出焊盘15的电容器14之间的配电线12也制作成宽度大于线21，约为50μm。线12制作成满足从信号输出焊盘15向放大器IC看去的阻抗为50Ω的匹配条件。线12的长度约为2.5mm以便同电容器13和15一起在输出级FET10的漏极处提供最佳负载。线12是弯曲的以便能制作在同一个衬底上。线12的宽度可小于线11。利用上述结构，提供了1.5mm×1.5mm小芯片面积的高性能微波单片IC功率放大器。如图2所示，配电线11和12为多层结构，带有形成在衬底100上的Mo膜和形成在Mo膜上的Au膜。

涉及上述的各个配电线21、11和12的宽度意味着同半绝缘衬底100相接触的那部分线的宽度。

在前述实施例中，由于配电线制作成短的长度，故全部匹配电路可同FET一起制作在同一个衬底上，这就有可能抑制供电电压下降和输出功率下降。因此，本实施例实现了一种小尺寸的高性能微波单片IC功率放大器。