数字运算单元

摘要

数字运算单元包括可从第一和第二输入端得到两数据的算术逻辑单元，多个存储运算结果的寄存器，许多联接在算术逻辑单元和多个寄存器之间控制数据传输的第一开关装置，许多联接在多个寄存器和算术逻辑单元第一输入端之间的第二开关装置，许多联接在多个寄存器和算术逻辑单元第二输入端之间的第三开关装置。本数字运算单元不扩展内存，就可容易地完成多种复杂的算术逻辑运算，并能减少数据移动，从而提高整体运算速度。

说明书

本发明涉及一种数字信号处理器，尤其指运用多个寄存器的数字运算单元。

通常，数字运算单元包括一个算术逻辑单元和一个寄存器。图1显示了传统数字运算单元结构的框图，它包括一个实现算术和逻辑运算的算术逻辑单元ALU(10)，一个存储ALU(10)输出数据的寄存器(20)，传输数据的总线(30)，控制总线(30)数据传输的开关(40a)和(40b)，以及控制从寄存器(20)输出数据的传输的开关(50a)和(50b)。

传统数字运算单元中从ALU(10)中输出的数据仅存储在一个寄存器(20)中，因此，为了用ALU(10)运算得到的输出数据进行进一步运算，需要在总线(30)上联接一个扩展存储器(图中未显示)，也就是说，为了实现各种复杂的算术和逻辑运算，需要频繁地将数据移进或移出扩展存储器，因而降低了总运算速度。

本发明的目的是提供一种能容易地实施复杂算术和逻辑运算而无需将数据移进或移出扩展存储器的数字运算单元。

为了实现上述目的，依据本发明设计的数字运算单元包括：一个通过从第一和第二输入端得到的两个数据进行算术和逻辑运算的算术逻辑单元，多个用于存储算术逻辑单元运算结果的寄存器，许多联接在算术逻辑单元和多个寄存器之间的用来控制数据传输的第一开关装置；许多联接在多个寄存器和算术逻辑单元第一输入端之间的用来控制数据传输的第二开关装置；以及许多联接在多个寄存器和算术逻辑单元的第二输入端之间的用于控制数据传输的第三开关装置。

通过参照附图详述本发明实施例，以上所述的本发明的目的和优点将变得更加明显。

图1是显示传统数字运算单元结构的框图。

图2是显示依据本发明而设计的数字运算单元结构的框图。

图2中表示的数字运算器包括：一个实现算术和逻辑运算的算术逻辑单元(100)；存储算术逻辑器(100)运算结果的寄存器(200a)，(200b)，(200c)，和(200d)；分别联接在ALU(100)和寄存器(200a)，(200b)，(200c)，(200d)之间的用于控制ALU(100)输出数据传输的开关(81a)，(81b)，(81c)和(81d)；分别联接在ALU(100)的第一输入端184和寄存器(200a)，(200b)，(200c)，(200d)之间用于控制寄存器(200a)，(200b)，(200c)，(200d)输出数据传输关(83a)，(83b)，(83c)，(83d)；分别联接在总线(60)和寄存器(200a)，(200b)，(200c)，(200d)之间的用于控制寄存器(200a)，(200b)，(200c)，(200d)输出数据传输的开关(84a)，(84b)，(84c)和(84d)；控制总线(60)的数据传输的开关(71a)和(71b)；分别联接在总线(60)和ALU(100)的第一和第二输入端之间的开关(73)和(75)；联接在开关(83a)，(83b)，(83c)，(83d)与ALU(100)的第一输入端之间的开关(79)；以及联接在总线(60)和开关(84a)，(84b)，(84c)，(84d)之间的开关(77)。这里，取代开关(77)和(79)，开关(83a)，(83b)，(83c)和(83d)可以直接与ALU(100)的第一输入端(84)相联接，开关(84a)，(84b)，(84c)和(84d)也可以直接与总线(60)相联接。在上述结构中，开关(71a)，(71b)，(73)，(75)，(77)，(79)，(81a)至(81d)，(83a)至(83d)，(84a)至(84d)各自均由CMOS传输门组成，它们的开/关动作取决于外部控制信号(图中未显示)，ALU(100)的运算类形也根据外部控制信号选取。

首先，描述一下与从总线(60)输入的数据和存储在寄存器(200a)中的数据有关的运算。

如果开关(83a)和(79)接通，寄存器(200a)中的数据经过开关(83a)和(79)输入到ALU(100)的第一输入端(84)。如果开关(71a)，(71b)和(75)接通，数据依次经过总线(60)，开关(71a)，(71b)，(75)输入到ALU(100)的第二输入端(85)，这时，ALU(100)根据两个输入数据进行运算，其运算类形根据外部控制信号(未显示)来选取。随后，ALU(100)的运算结果根据对开关(81a)，(81b)，(81c)和(81d)的控制存储在一个或几个寄存器中。

其次，描述一下与分别存储在寄存器(200a)和(200b)中的数据有关的运算。

如果开关(83a)和(79)接通，存储在寄存器(200aA)中的数据经过开关(83a)，(79)输入到ALU(100)的第一输入端(84)。如果开关(84b)，(77)，(71b)和(75)接通，存储在寄存器(200b)中的数据依次经过开关(84b)，(77)，(71b)和(75)输入到ALU(100)的第二输入端(85)。这时，ALU(100)根据从第一和第二输入端(84)，(85)输入的数据进行算术或逻辑运算。

如同上面所描述的，根据本发明设计的算术运算单元在没有扩展内存器辅助的情况下，通过采用多个寄存器来控制分别存储在各寄存器中的数据的传输，能容易地完成多种复杂的算术和逻辑运算。因此，减少了数据的移动，进而提高了整体运算速度。