带有数据传送用可编程门限先入先出寄存器的个人计算机

摘要

本发明涉及个人计算机，具体地涉及使用先入先出数据传送寄存器的个人计算机，表现为利用一个小型计算机系统接口控制器形式的总线主控制器装置来控制与存贮器设备(如电磁存贮设备)的数据传送。本发明中，对于一个有多个总线控制器的系统，在总线控制判优发生之前为FIFO寄存器提供一个可编程门限满条件，从而提高了系统的效率。这样，本发明提供了一种使用FIFO寄存器时实现最有效数据传送的途径。

说明书

本发明涉及个人计算机，更具体地说，是涉及使用先入先出（FIFO）数据传送寄存器的个人计算机，表现为利用一个小型计算机系统接口（SCSI）控制器形式的总线主控器装置来控制与存贮器设备（如固定介质或可装卸介质的电磁存贮设备）的数据传送。

一般的个人计算机系统，特别是IBM个人计算机，已广泛应用于向当今的现代社会各个领域提供计算机能力。通常可把个人计算机系统定义为桌面的、地面立式的、或便携式的微计算机，它由一个带有单一系统处理器及相应的易失和不易失存贮器的系统单元、显示监视器、键盘、一个或几个软磁盘驱动器、一个固定磁盘存贮器以及一个可选配的打印机组成。这些系统的独特特点之一是利用一个主板（或称系统板）将这些部件电连接在一起。这些系统的设计主要是向单个用户提供独立的计算能力，而且其价格不贵，适于个人或小型企业购买。这类个人计算机的实例有：IBM的个人计算机AT（PC/AT）及IBM的个人系统/2（PS/2）型号25、30、L40SX、50、55、56、57、65、70、80、90及95。

这些系统可以分成两大家族。第一个家族通常称作“族Ⅰ型”，使用的总线结构以IBM的个人计算机AT及其他“IBM兼容”机为其实例。第二个家族称作“族Ⅱ型”，使用IBM的微通道总线结构，以IBM的个人系统/2（PS/2）50型至95型为其实例、族Ⅰ型通常使用普及了的INTEL8088或8086微处理器作为系统处理器。这些处理器有能力寻址1兆字节内存贮器。族Ⅱ型通常使用高速的IN-TEL80286、80386及80486微处理器，它们能以“实际方式”（real    mode）模拟较低速的INTEL8086微处理器，或以一种“被保护方式”（protected    mode）运行，使某些型号的机器寻址范围以1兆字节扩展到4千兆字节。从本质上讲，80286、80386及80486处理器的“实际方式”特点提供了其硬件与为8086和8088微处理器的而写软件的兼容性。

了解计算机系统的读者会理解，个人计算机系统的操作大多与数据以系统中一点到另一点的传送有关。在多数发生这种数据传送的情况里，数据传送是通过所谓FIFO（“先进先出”）寄存器来实现的。对于各种传送类型，已知通过在一个相关的寄存器中记录任何给定时刻FIFO寄存器中含有的数据量，来监视FIFO寄存器的“充满水平”（fill    level）”。

随着个人计算机的取得的进展，为了实现各种部件的更大互换能力，已有若干建议要在这类设备的制造商及用户之间建立某些标准。已经在某种程度上广泛接受的一个这种标准是为与存贮器设置进行数据通信的小型计算机系统接口（SCSI）标准。为本文的目的，“存贮器设备”广义地定义为包括所有的能以数字形式存贮数据的设备，具体的重点放在诸如固定或可装卸介质的电磁存贮设备（也称作硬盘或软盘驱动器）、光一电的、磁带以及其他存贮设备。SCSI控制器（这里也称作“数据流控制器”）在本发明之前已为人所知，且已被使用，对于有这方向知识的读者而言是熟悉的。已知SCSI控制器是使用FIFO寄存器进行数据传送的环境一例，当然还有其他的环境。

在先前的个人计算机系统中，SCSI控制器通常是作为选配或辅助设备配置的，由系统通过辅助部件或输入/输出（I/O）总线来访问。近来，已经考虑提供一个SCSI控制器作为一个单个甚大规模集成（VISI）装置或特定应用集成电路（ASIC）芯片，并提供该控制器与局部处理器总线的直接连接。这样来提供这种控制器的目的是实现加速数据传送方面的更高性能。

SCSI控制器是称作“总线控制器”的设备之一例。如下文中更详细描述的那样，为增强个人计算机系统的性能，可在系统中提供多个总线控制器。当存在多个这类总线控制器时，它们通过判优得到对系统数据传送总线的访问和控制。总线控制器及判优控制点（通过它进行判优）分配总线使用的效率对于系统所实现的性能有很大作用。

考虑前面的讨论，本发明提供了一种使用FIFO寄存器的实现最有效数据传送的途径。在实现这一目的时，对于一个有多个总线控制器的系统，在总线控制判优发生之前为FIFO寄存器提供了一个可编程门限满空条件，从而提高了系统的效率。通过实现这一发明，对于有大量数据传送命令或通道传输繁忙的系统，可以在允许判优之前使用高的满门限，减少遇到判优而造成的过分开销，从而改善系统性能。在通道流通任务轻的系统中，低门限将利用总线传输较少的好处而加快系统响应时间。

前已陈述过本发明的一些目标，在结合附图进行的描述中将说明其他目标。这些图件是：

图1是体现本发明的个人计算机的透视图;

图2是图1所示个人计算机某些部件的放大图，包括底座、外罩、母板，并显示出这些部件之间的关系;

图3是图1和图2所示某些部件的示意图;

图4是图1至图3所示个人计算机的存贮控制器中包含的某些功能部件的示意图。

下文中结合附图更充分地描述本发明，其中将给出本发明的最佳实施例，但在描述开始之前应该理解，本技术领域内的熟练人员可以修改这里描述的发明而仍然达到本发明所希望的结果。因此，下面的描述应理解为向那些精通适当技艺的人们提供的概括的指导性介绍，而不是对本发明的限制。

现在，更具体地参考附图，这里显示出体现本发明的微计算机，并总体上用数字10代表（图1）。如前所述，计算机10可以有一个伴随的监视器11、键盘12、打印机或绘图仪14。如图2所示，计算机10有一上盖15，它与底座19结合，确定一个闭合的屏蔽空间，用于容纳电驱动的数据处理与存贮部件以处理和存贮数字数据。这些部件中至少有一些是装在多层板20或称母板上的。母板装在底座19上，它提供了电连接计算机10各部件的装置。这些部件包括上面已指明的那些以及其他一些相关部件，如软盘驱动器、各种直接存取存贮设备、辅助卡或板、以及其他类似部件。

底座19有一个底板和后面板（图2），并确定了至少一个开口槽用于容纳数据存贮设备，如磁盘或光盘驱动器、后备磁带驱动器，或其他类似设备。在图中所示的结构中，上方槽22适于容纳第一尺寸的外部设备（如3.5英寸驱动器等）。在上方槽22中可以提供一个软盘驱动器，这是一个可装卸介质的直接存取存贮装置，它能接收一个软盘插入其中并用软盘接收、存贮和分发数据，这是大家都知道的。

在把上述结构和本发明连系起来之前，概括地回顾一下个人计算机系统10的一般操作是值得的。参考图3，图中给出一个个人计算机系统的方框图，它显示出计算机系统（例如根据本发明的系统10）的各个部件，包括装在母板20上的部件以及母板与I/O槽口及个人计算机的其他硬件之间的连接。系统处理器32是与母板相连的。尽管任何适当的微处理器都能用作为CPU32，但一种适用的微处理器是由IBM公司制造的486SLC。CPU32通过高速CPU局部总线34与总线接口控制单元35、易失性随机存取存贮器（RAM）36（这里显示出的是单列直插式存贮器模块SIMM）以及BIOS    ROM38相连接。在BIOS    ROM38中存有发给CPU32的基本输入/输出操作指令。BIOS    ROM38中含有I/O设备与微处理器32的操作系统之间的接口所需要的BIOS。存贮在ROM38中的指令可以拷贝到RAM36中，以减少BIOS执行时间。

尽管本发明的描述具体参考了图3所示系统框图，但在下面的描述开始之时应该考虑到，根据本发明的设备和方法可以用于母板的其他硬件配置。例如，系统处理器可以是Intel    80286或80386微处理器。

现在回到图3，CPU局部总线34（由数据、地址、及控制三部分组成）提供了微处理器32与算术协处理器39及小型计算机系统接口（SCSI）数据流经控制器40之间的连接。关于控制器40，将在下文中更多说一些。如精通计算机设计和操作的人们所知道的那样，SCSI控制器40可以通过SCSI总线41与各种类型的适当外部设置连接（或者说是“可以连接的”）。SCSI控制器40的功能是作为存贮控制器去控制存贮器设备，如固定或可装卸介质电磁存贮设备（也称作硬盘和软盘驱动器）、光电型存贮器、磁带以及其他存贮设备。这类设备之一示于图3中的标号42。尽管这里所示的设备直接与局部处理器总线34相连，但本发明也考虑到可以提供SCSI控制器40作为通过I/O总线44（下文要提到）连接的可选设备。根据所涉及的具体系统结构，这种经I/O总线的连接对本发明的具体实现而言可以是最佳和/或唯一可以得到的连接方式。

总线接口控制器（BIC）35将CPU局部总线34与I/O总线44耦合。利用总线44，BIC35与一可选的特征总线（如微通道MICRO    CHANNEL）相连，该可选特征总线有一组I/O槽口用于容纳微通道适配器卡45，这些适配器卡45又进一步与I/O设备或存贮器（图中未画出）相连。I/O总线44包括地址、数据及控制三个组成部分。

有多种I/O部件与I/O总线44耦合，如视频信号处理器46，它伴有视频RAM（VRAM）存贮图形信息（图中表示为48）和存贮图象信息（图中表示为49）。与处理器46交换的视频信号可以经过数模转换器（DAC）50送到监视器或其他显示设备。还采取措施使VSP46直接与这里所称的自然图象输入/输出（可以是录相机/放相机、摄象机等）相连。I/O总线44还与数字信号处理器51相连，它伴有指令RAM52和数据RAM54可用于存贮由DSP51处理信号的软件指令及处理中所涉及的数据。DSP51通过提供声音控制器55来处理声音的输入和输出，通过提供模拟接口控制器56来处理其他信号。最后，I/O总线44与输入/输出控制器58相连，该控制器58伴有电可擦可编程只读存贮器（EEPROM）59，借此与通常的外部设备（包括软盘驱动器、打印机或绘图仪14、键盘12、鼠标器或指示设备（pointing    device）（未画出））以及使用串行口的设备交换输入和输出。

现在参考图4，数据流控制器40（这里以框图形式显示）有一个第一接口电路60用于与CPU32及RAM36交换信号，还有一个第二接口电路61用于与SCSI设备交换信号并在操作上与第一接口电路60相连以在SCSI设备和RAM36之间传送数据。第一接口电路也可称作系统接口，它最好与I/O总线44相连或者与局部处理器总线34相连。第二接口电路也可称作控制器核（Comtroller    core），它最好与SCSI总线相连，通过它向伴随的存贮设备传送数据和从中取得数据。第二接口电路61至少有一个寄存器62，它所存贮的数据指示出发给SCSI设备的一系列指令（“门限”）的内容和状态。

数据流控制器40有一个控制处理器64用于控制数据通过第一和第二接口电路60和61及在SCSI设备和RAM36之间的流动。控制器处理器最好是一个8032装置，它在运行上与第一接口电路60相连并接收系统CPU32发出的指令，在运行上与第二接口电路61相连向SCSI设备发出系列命令指示与SCSI设备的数据交换。第三接口电路65在运行上与第一接口电路60、第二接口电路61及控制器处理器64相连，用于将一组指令中被寄存器62中所存状态指示数据指定的那一条指令传送给控制器处理器，作为要执行的下一条指令，用以控制一个命令。

数据流控制器40还有一个数据FIFO寄存器66在运行上连接于第一和第二接口电路60和61之间，用于在二者之间传送数据。数据流控制器还有一个指令FIFO寄存器68在操作上连接于第一和第三接口电路60和65之间，用于在二者之间传送由CPU32发出的要由控制器处理器64进行处理的指令。数据流控制器40还有一个译码状态机69在运行上连接于第二和第三接口电路61和65之间，用于把从CPU32接收的指令译码，变成由通过SCSI总线41连接的SCSI设备执行的命令。

在这里所报露的系统中，数据流控制器40就是总线控制器设备。

与数据流控制器40的这一特点相连系的是，考虑由具有所谓多控制器或多总线控制器的个人计算机来支持是适宜的。如这里所使用的那样，“主控制器（master）”是一个处理器或任何电路，设计成对总线进行控制和驱动总线上的地址、数据及控制信息。这种能力使控制器设备能够在系统存贮器和其他设备之间传送信息。

已经建议主控制器应分成三类：系统主控制器（通常为CPU）、DMA控制器、及总线控制器。系统主控制器控制和管理系统配置。它通常是系统中的约定主控制器。当没有其他主控制器需要总线时则约定主控制器拥有总线。DMA主控制器具有一种特殊类型的主控制器，它在从属DMA和从属存贮器之间传送数据，它不判优对总线的占用，而是服务于被判优的从属DMA。如这里所使用的，总线主控制器判优对总线的使用并支持与从属I/O和从属存贮器进行的信息传送。

说一个“总线主控制器”为一个设备会造成混淆，因为总线主控制器不一定必须一个处理器。再有，当总线主控制器被另一个总线主控制器访问时，它可以被调用并作为从属器作出响应。一个总线主控制器的特点在于能够通过判优获得对总线的控制并控制执行一个限定的总线周期。一般地说，有三种类型的总线主控制器：全功能控制器、特殊功能控制器及可编程特殊功能控制器。它们之间的基本区别在于灵活程度、功能和价格。全功能总线主控制器是最灵活的，有最大功能和最高价格。通常，全功能总线主控制器有其自己的可编程CPU，并能控制所有的系统资源（包括操作系统软件）。特殊功能控制器的灵活性最低，功能和价格也最低。通常，特殊功能控制器使用逻辑电路而不用CPU来完成特殊功能，而且几乎不需要从其他主控制器得到帮助。可编程特殊功能控制器介于其他两类之间。特殊功能控制器与可编程特殊功能控制器之间的基本差别在于修改总线主控制器的功能和/或执行特性的能力。

依据这里给定的定义，CPU32、MCPU39及SCSI控制器40的功能都可以作为直接与局部总线40耦合或在总线40上的主控制器，而I/O控制器50、DSP51、VSP46及可能有的装在微通道槽口中的辅助板的功能可以作为直接与输入/输出总线44耦俣或在总线44上的主控制器。

由于具有这类多个主控制器，BIC35的功能是作为一个判优点，用于在直接耦合于输入/输出总线44的设备之间判定访问输入/输出总线和局部处理器总线34的优先权，还用于在输入/输出总线44及直接耦合于局部处理器总线34的主控制器设备之间判定访问局部处理器总线34的优先权。

如前面所指出的，当多个总线主控制器设置正在判优以访问和控制数据传送总线时，特别是当那些设备通过FIFO寄存器实现数据传送时，可以使用某些有序规则或管理标准（如何时将发生判优）来使系统性能最佳化。本发明具体提出解决这一问题的建议。

更具体地说，本发明考虑到应用一个适当的寄存器，在准许判优之前（通过软件）在该寄存器内设置门限满空值。就是说，一个配置寄存器（如根据本发明的寄存器70）将伴随一个含有FIFO门限值的寄存器。只有当要送入FIFO寄存器或从中取出的字节数等于或大于存贮在门限寄存器中的指定门限值时，相应的总线主控制器设备（这里是数据流控制器40）才判定访问和控制总线的优先权。

例如，门限寄存器可以使用该寄存器中的二个二进制位位置所处状态来区分“满水平”87%、75%、63%和50%。如果设置成实现50%满水平作为门限并且一起工作的FIFO寄存器有64字节存贮能力，那么启动排空FIFO寄存器的请求需要在准许判优之前FIFO寄存器中含有至少32字节数据。在填满FIFO寄存器的情况下，在FIFO寄存器空间中至少有32字节可以用于装入数据之前，相应的设备将不会试图得到对总线的访问和控制。

当需要排空或填满FIFO寄存器而不管门限值为多大时，可以产生一个嵌入型信号来停止使用门限值。

在附图和说明中已经给出了本发明的一个最佳实施例。虽然使用了具体的术语，但这样给出的描述所使用的术语只是一般意义和描述性的，并不是为给出限制。