具有DRAM高速缓存的非易失性物理存储器

摘要

混合易失性/非易失性存储器模块采用相对快速、耐用并且昂贵的动态随机存取存储器(DRAM)高速缓存来存储来自更大量相对较慢并且廉价的非易失性存储器(NVM)的数据的子集。模块控制器对DRAM高速缓存的访问权限进行优先级排序以获得提高的速度性能并且将NVM的编程周期最小化。数据首先被写入DRAM高速缓存，在DRAM高速缓存中，可以在没有NVM 110的帮助下访问(写入和读取)数据。仅当从DRAM高速缓存中逐出数据以为附加数据腾出空间时，数据被写入NVM。通过使用不被用于数据的高速缓存行位，使NVM地址与物理地址相关的映射表被分布在DRAM高速缓存中。