一种基于双口SRAM的IP核仿真系统及仿真方法

摘要

本公开提出了一种基于双口SRAM的IP核仿真系统及仿真方法，仿真系统包括待验证设计模块、中央处理器和双口SRAM；中央处理器:用于构建分层次的CPU总线功能模型，总线功能模块用于实现访问双口SRAM模块做相应数据结构准备向双口SRAM传输读写数据，以及根据待验证设计模块的寄存器配置接口传输读写命令；利用双口SRAM替代传统系统中的总线控制器和仲裁器实现两个MASTER对SRAM的直接访问大大降低了仿真系统的复杂度，同时设置的分层次的CPU总线功能模型，当模块接口发生变化时，只需要选取对应的MASTER BFM例化，就能继续使用。这极大的提高了整个验证组件的复用性，不同模块可以使用此系统快速构建自己的仿真系统，极大的提高了验证人员的工作效率。