一种FIFO master接口、具有该接口的FPGA及应用

摘要

本发明提供了一种FIFO master接口、具有该接口的FPGA及应用。其中，FIFO master接口，包括有限状态机、状态通路、写FIFO模块和读FIFO模块；状态通路，其用于将接口下游的FIFO slave接口状态信号拉到接口上游端；写FIFO模块，其用于当接口上游端中指示写命令/数据FIFO满信号为非满状态，接收写命令/数据，且有限状态机判断接口下游的命令FIFO/数据FIFO为非满时，由有限状态机产生相应控制信号向FIFO slave接口的命令FIFO/数据FIFO写命令/数据；读FIFO模块，其用于当接口上游端中指示读命令/数据FIFO的空信号为非空状态，有限状态机判断接口下游的读命令/数据FIFO的空信号为非空时，则由有限状态机产生相应控制信号向从FIFO slave接口读命令/数据并压入读FIFO模块。