减少具有连接的源极端选择栅极的3D存储器设备中的热电子注入型读取干扰

摘要

本发明公开了用于在感测过程期间减少存储器单元的读取干扰的存储器设备和相关联的技术。使未选定子块的漏极端选择栅极晶体管在未选定字线电压斜升期间的时间段内暂时导电，以减少相应存储器串沟道电容耦合的量。这减小了可存在于所述存储器串沟道中的沟道梯度，从而也减小了所述读取干扰。此外，当所述选定字线在所述字线的源极端或中端子集中时的所述时间段大于当所述选定字线在所述字线的漏极端子集中时的所述时间段。另一种选择涉及在所述未选定子块未被编程时省略注入干扰对策，或提供较不严格的注入干扰对策。