使用与串联连接的P型MOS器件并联的串联连接的N型MOS器件的双向开关

摘要

双向开关电路包括与共同源极端子串联连接的一对N型MOS器件，以及与共同源极端子串联连接的一对P型MOS器件。在包括开关电路的第一输入/输出(I/O)点与第一个N型器件的漏极连接且与第一个P型器件的漏极连接的配置中，串联连接的N型器件与串联连接的P型器件并联连接。并联配置还包括开关电路的第二I/O点与第二个N型器件的漏极连接且与第二个P型器件的漏极连接。

说明书

相关申请的交叉引用

本申请要求在35U.S.C.§119(e)下享有美国临时专利申请No. 61/613,269和美国临时专利申请No.61/613,260的利益，这两个申请都递 交于2012年3月20日，其全文的内容通过引用合并于此。

背景技术

两个NDMOS器件能够能够串联连接，以使它们的源极彼此连接且使 它们的栅极彼此连接以形成NDMOS开关。两个PDMOS器件也能够串联 连接，以使它们的源极彼此连接且使它们的栅极彼此连接而形成PDMOS 开关。然而，从未使用串联连接的NDMOS和串联连接的PDMOS器件的 组合来形成开关。这两种类型的串联连接没有结合成单个开关的原因在 于，在常规的DMOS制造过程中，一种器件类型不得不使其源极与硅基板 联接。例如，在P型硅基板中，每个NDMOS器件不得不使其源极与基板 连接。类似地，在N型硅基板中，每个PDMOS器件不得不使其源极与基 板连接。因此，需要多种工艺(例如，常规的NDMOS工艺加上常规的 PDMOS工艺)来形成具有两种类型的串联连接的单个开关，这将是成本 高且费时的。由于两种类型的串联连接不会一起使用，所以也没有将两种 类型的串联连接的并联配置认为是可行的或实用的。

已经开发了允许DMOS器件的源极处于不同于基板的电位的新工艺， 从而允许在同一工艺中两个NDMOS和PDMOS的串联连接。因此，有可 能通过较低的花费来制造包括两种类型的串联连接的电路，诸如本发明的 双向开关。

发明内容

在一个实施方案中，利用与一对串联连接的P型MOS器件并联连接 的一对串联连接的N型MOS器件来形成双向开关。

在第二实施方案中，双向开关是一种包括与一对串联连接的PDMOS 器件并联连接的一对串联连接的NDMOS器件的DMOS开关。依照第二 实施方案的双向DMOS开关的一个优势在于，开关允许轨到轨操作，而无 需使用电荷泵，例如，产生用于常规DMOS开关的栅极电压的电荷泵。为 了支持轨到轨操作，电荷泵产生超过最大容许输入信号的供电电压，从而 保持常规DMOS开关接通。按此方式使用电荷泵的缺点包括高的供电电流 和慢的切换速度。本发明的DMOS开关避免了这些缺点。

附图说明

图1示出了根据本发明的示例性实施方案的双向开关电路的示意图。

具体实施方式

本发明涉及一种利用与一对串联连接的P型MOS器件并联连接的一 对串联连接的N型MOS器件来形成的双向开关。在一个实施方案中，MOS 器件是DMOS器件。开关能够作为轨到轨开关而被操作，意味着开关的输 入能够在正供电轨(LHI)的值和负供电轨(VSS)的值之间变化，而不 会不利地影响开关操作。LHI和VSS未示于附图中并且表示产生开关输入 的电路的电源。例如，LHI和VSS可以可为放大器电路供电，在输入发送 到开关之前，放大器电路提升输入信号的电压电平。

图1示出了根据本发明的示例性实施方案的DMOS开关10的示意图。 开关10包括一对串联连接的PDMOS器件mp29/mp30以及一对串联连接 的NDMOS器件mn47/mn48。虽然结合两个MOS器件串联连接描述了示 例性实施方案，多于两个的MOS器件也可以串联连接。然而，从制造成 本和性能的视角看，多于两个串联连接的MOS器件的使用既不需要，也 不一定是优选的。每个串联连接形成在输入/输出(I/O)点s1与I/O点d1 之间。mp29和mp30的源极连接在一起。mp29和mp30的栅极也连接在 一起。类似地，mn47和mn48的源极连接在一起，mn47和mn48的栅极 连接在一起。可以利用隔离工艺来形成DMOS器件 mp29/mp30/mn47/mn48，其中在每个DMOS器件的硅基板中包括隔离区域 以允许DMOS器件的源极区域处于与基板不同的电位，例如，处于LHI 与VSS之间的任意电压。因为源极不再与基板电位关联，所以使得轨到轨 操作可行。

开关10是双向的，意味着s1和d1能够用于输入和输出。器件 mp29/mp30/mn47/mn48是高压DMOS器件，适合于与电源电路以及在不 超过常见于CMOS电路的电压下工作的其他电路一起使用。如图1所示， mp29和mn48的漏极在s1处连接在一起。mp30和mn47的漏极在d1处 连接在一起。通过这种方式，串联的DMOS器件并联地连接在开关10的 输入和输出之间。

开关10还可以包括保护DMOS器件免于高压破坏的一个或多个保护 器件。例如，开关10可以包括齐纳二极管d36/d37，其工作以分别限制 mn47/mn48和mp29/mp30的最大栅极-源极电压(Vgs)。二极管d36连 接在mn47/mn48的共同栅极与mn47/mn48的共同源极之间。二极管d37 连接在mp29/mp30的共同栅极与mp29/mp30的共同源极之间。

通过器件mp29/mp30/mn47/mn48的各自的栅极输入来同时接通和关 断器件mp29/mp30/mn47/mn48，能够操作开关10。mp29/mp30的栅极标 记为“pgate”且mn47/mn48的栅极标记为“ngate”。还可以基于DMOS 器件的共同源极处的信号来控制开关10。具体地，信号“midp”是从对应 于mp29/mp30的共同源极的节点获得的，信号“midn”是从对应于 mn47/mn48的共同源极的节点获得的。下面描述了midp和midn的功能。

DMOS器件对栅极-源极电压Vgs有限制。最大容许Vgs电压根据用 于制造DMOS器件的制造工艺而变化。在一个实施方案中，Vgs具有近似 5.5V的最大容许电压。在图1的电路中，这意味着DMOS器件的栅极电 压必须参考源极电压(midp和midn，它们的值将依据输入而变化)并且 被控制从而将Vgs限制到最大容许电压。在开关10中，由于存在于DMOS 器件内的固有寄生二极管，源极电压跟踪施加到DMOS器件的漏极(s1 或d1)的外部电压。对于NDMOS器件而言，阳极与共同源极(midn)连 接，且阴极与mn48的s1连接且与mn47的d1连接。对于PDMOS器件而 言，阳极与漏极连接，漏极与mp29的s1连接且与mp30的d1连接。PDMOS 器件的二极管的阴极为共同源极(midp)。

根据一个实施方案，要接通PDMOS器件mp29/mp30，pgate必须为比 midp低的最小值Vtp(PDMOS器件的阈值电压)以及比midp低的最大值 5.5V。在相同的实施方案中，要接通NDMOS器件，ngate必须为比midn 高的最小值Vtn(NDMOS器件的阈值电压)以及比midn高的最大值5.5V。 如果器件的接通阈值电压Vt＝Vtp＝Vtn近似为1.2V，则DC栅极电压 midp-5V可以用于安全地接通PDMOS器件，同时保持在Vgs的5.5V限值 内。类似地，对于NDMOS器件，栅极电压midn+5V可用于安全地接通 NDMOS器件。因此，漏极-源极电压Vds可以是高压(例如，Vds＝80V)， 同时允许利用更低的电压(例如，Vgs＝5.5V)使开关10接通。

虽然Vgs的实际限值可以根据用于制造DMOS器件的工艺较高或较 低，但是Vgs优选地保持以使其总是大致低于5.5V的最大值)。在上述实 施方案中使用5VVgs的原因在于获得可能最低的导通电阻(Ron)。随着 Vgs增加，Ron减小。因此，虽然1.2V是使器件接通的足够Vgs，但是因 为Ron较高所以性能会显著下降，从而减小了传递到输出s1/d1的信号的 量级。总之，因为midp/midn跟踪源极电压，栅极电压pgate/ngate需要跟 踪midp/midn从而保持器件接通。

PDMOS器件mp29/mp30和NDMOS器件mn47/mn48可以同时接通 或关断，即，全部四个器件在任意给定时间或者是都接通或者都关断。要 关断器件，可以施加0V的Vgs，例如，通过将栅极与midp/midn联接。具 体地，midp与pgate联接，midn与ngate联接。当开关10关断时，midp 和midn很可能处于不同的电压(即，midp将是s1或d1的最正电压，并 且midn将是s1或d1的最负电压)。

在之前的说明书中，已经参考本发明的具体示例性实施方案描述了本 发明。然而，显而易见的是，可以对这些示例性实施方案进行各种修改和 改变，而不偏离如随附的权利要求中阐述的本发明的较宽的精神和范围。 例如，在上述的示例性实施方案中，使用DMOS器件，因为DMOS器件 允许具有高的电源电压。因此，开关10特别适合于在涉及到使用高电压 (例如，从LHI到VSS的80V的电压或者从s1到d1的80V的电压)或 者需要容错型开关的任何应用中使用。但是，在备选的实施方案中，可以 使用CMOS器件(例如，N型MOS与P型MOS相结合)，而不使用DMOS 器件。开关10还可以使用来替代低功率应用中的常规开关，因为其能够 执行相同的切换功能。本文所描述的实施方案可以在构造组合中彼此组合 地呈现。因此，应在示例性的意义而不是限制的意义上来考量说明书和附 图。