在读出电子器件和/或光传感器中具有抗混叠滤波器的成像探测器

摘要

一种成像装置(400)，包括探测器阵列(412)，所述探测器阵列(412)具有至少一个探测器片块(418)。所述探测器片块包括光传感器阵列(422)，所述光传感器阵列(422)具有定位于非光敏感区(426)内的个体光敏感探测器像素(424)的二维阵列。所述成像装置还包括读出电子器件(432)，所述读出电子器件(432)耦合到所述光传感器阵列并且包括对应于个体探测器像素的个体读出沟道阱(602，604)；所述成像装置还包括针对探测器像素的抗混叠滤波器(800)，所述抗混叠滤波器(800)定位于以下区域中的至少一个区域中：对应于所述探测器像素的所述光传感器阵列的区域或对应于所述探测器像素的所述读出电子器件的区域。

说明书

技术领域

下文总体上涉及成像探测器并且更具体地涉及在读出电子器件和/或 光传感器中具有抗混叠滤波器的成像探测器，并且下文结合计算断层摄影 (CT)来进行描述。

背景技术

CT扫描器通常包括安装在围绕检查区域关于z轴旋转的可旋转机架 上的X射线管。X射线管发射穿过检查区域的辐射。探测器阵列在检查区 域的对侧与X射线管相对，对向一角度弧，该探测器阵列探测穿过检查区 域的辐射并且生成指示该辐射的信号。重建器处理该信号并且重建指示检 查区域和在扫描期间位于检查区域中的对象或目标的一部分的体积图像数 据。

在Chappo等人的美国专利6510195中所描述的CT探测器阵列包括 一行或多行探测器片块(tile)。每个探测器片块包括闪烁体层，所述闪烁体 层光耦合到探测器像素(例如，16或更多)的二维(2D)背照射光电二极 管阵列。通过凸点接合使光电二极管阵列接合到载体基板上。封装在专用 集成芯片(ASIC)中的读出电子器件也接合在载体基板上。载体基板包括 向读出电子器件路由由探测器像素产生的信号的电极。

在Luhta等人的美国专利申请公开2009/0121146中，CT探测器片块 包括具有光敏感区和非光敏感区的硅光电二极管。使用该片块，光电二极 管阵列是硅基板的光敏感区的一部分，并且非光敏感区包括使各探测器像 素与焊盘(bonding pad)互连的电极。硅ASIC直接接合到硅基板的非光敏 感区，以与焊盘电通信，并且因此与探测器像素电通信。

ASIC包括用于各探测器像素的读出电子器件，该读出电子器件包括 用于各像素的模拟电子器件和数字电子器件。图1图示了范例现有技术 ASIC 102的一部分，其包括针对第一探测器像素的第一读出电子器件104 和针对第二不同像素的第二读出电子器件106。第一读出电子器件104包括 第一模拟部件108和第一数字部件110，并且第二读出电子器件106包括第 二模拟部件114和第二数字部件116。ASIC102还包括公共数字电子器件 112，公共数字电子器件112包括公共数字部件118。

注意，围绕部件108-118的虚线并不指示ASIC102的物理结构，而 是被包括以阐明模拟读出电子器件部件、数字读出电子器件部件和公共读 出电子器件部件之间的说明性分组，以及像素之间的读出电子器件部件的 说明性分组。令人遗憾的是，模拟读出电子器件和数字读出电子器件 108-118在相同的基板120中，因而易受基板噪声的影响。此外，模拟读出 电子器件和数字读出电子器件108-118在相同的基板120中，因而模拟读出 电子器件108和114易受来自于数字读出电子器件110，116和118的噪声 的影响，反之亦然。

用于降低噪声污染的一种方法是使模拟读出电子器件和数字读出电 子器件与基板电隔离，并且使模拟读出电子器件和数字读出电子器件相互 电隔离。如图2所示，这已经通过CMOS三阱或浅沟槽隔离实现了。在图 2中，第一阱202将模拟读出电子器件108和114与基板120和数字读出电 子器件110，116和118电隔离，并且第二阱204将数字读出电子器件110、 116和118与基板120和模拟沟道108和114电隔离。然而，该方法并没有 降低同一阱中的读出电子器件之间的串扰，而该串扰能够不利地影响探测 器线性度、增益和噪声性能并且限制低剂量成像。

已经结合探测器使用抗混叠滤波在由ASIC处理之前通过限制信号 的带宽来降低量子噪声和电子噪声。已经通过一阶低通滤波器或多阶低通 滤波器实现了该抗混叠滤波。图3中图示了一种无源二阶的实现方式，其 中抗混叠滤波器包括电阻器302和304、电容器306和308、输入电极310 和输出电极312。经滤波的信号随后被路由到ASIC 102以进行处理。令人 遗憾的是，该滤波器增加电子器件的整体占用空间并且可能不足以提供足 够的抗混叠滤波，当不想要的更高频率的噪声成分依然在经滤波的信号中 时，抗混叠滤波的不足可能会限制低噪声性能和低剂量成像。还可以以额 外的区、功率和成本来利用有源滤波器。

鉴于至少以上内容，存在对其他抗混叠滤波器配置未解决的需求。

本文所描述的方面解决了上述问题和/或其他问题。

发明内容

在一个方面中，一种成像装置包括探测器阵列，所述探测器阵列具 有至少一个探测器片块。所述探测器片块包括光传感器阵列，所述光传感 器阵列具有定位于非光敏感区内的个体光敏感探测器像素的二维阵列。所 述成像设备还包括读出电子器件，所述读出电子器件耦合到所述光传感器 阵列并且包括对应于个体探测器像素的个体读出沟道阱。所述成像设备还 包括针对探测器像素的抗混叠滤波器，所述抗混叠滤波器定位于以下中的 至少一个中：对应于所述探测器像素的光传感器阵列的区域或对应于所述 探测器像素的读出电子器件的区域。

在另一个方面中，一种方法包括：经由定位于光传感器阵列或读出 电子器件中的一个中的抗混叠滤波器，将探测器像素的输出信号路由到对 应于所述探测器像素的读出电子器件，其中，所述探测器像素是成像探测 器的光传感器阵列中的多个探测器像素中的一个，其中，所述探测器像素 的所述读出电子器件定位于对应于所述探测器像素的阱中；并且借助于读 出电子器件来处理所述信号。

在另一个方面中，一种成像探测器阵列包括光传感器阵列，所述光 传感器阵列具有定位于非光敏感区内的个体光敏感探测器像素的二维阵 列。所述成像探测器阵列还包括耦合到所述光传感器阵列的读出电子器件， 所述读出电子器件包括：个体读出沟道阱，每个阱对应于个体探测器像素。 所述成像探测器阵列还包括针对个体读出沟道阱的抗混叠滤波器，所述抗 混叠滤波器定位于所述光传感器阵列或所述读出电子器件中的至少一个 中。

附图说明

本发明可以采取各种部件和各部件的布置的形式，并且可以采取各 种步骤和各步骤安排形式。附图仅是为了说明优选实施例而不应被解释为 对本发明的限制。

图1描绘了在模拟读出电子器件、数字读出电子器件和基板之间没 有电隔离的现有技术成像探测器ASIC的一部分。

图2描绘了现有技术成像探测器ASIC的一部分，其中，借助公共模 拟阱和公共数字阱来使模拟读出电子器件与数字读出电子器件相互电隔离 并且使模拟读出电子器件和数字读出电子器件与基板电隔离。

图3描绘了用于图1或图2的读出电子器件的现有技术外部抗混叠 电路。

图4图示了包括具有在每像素的基础上的至少模拟读出电子器件电 隔离的探测器片块、并且包括抗混叠滤波ASIC和/或光传感器的成像系统。

图5图解地图示了探测器片块的范例。

图6图解地图示了探测器片块的范例，其中，用于各探测器像素的 模拟读出电子器件和数字读出电子器件定位于对应的模拟沟道阱中。

图7图解图示了图6的变化，其中，像素的模拟读出电子器件和数 字读出电子器件定位于不同的沟道中。

图8图解图示了范例探测器片块，其中，抗混叠电路定位于读出电 子器件的层中。

图9图示了图8的探测器片块的透视图，图示了抗混叠电路、个体 像素沟道阱和个体探测器像素之间的几何关系。

图10图解地图示了其中抗混叠电路定位于光传感器层中的说明性探 测器片块。

图11图示了图10的探测器片块的透视图，其示出抗混叠电路、个 体像素沟道阱和个体探测器像素之间的几何关系。

图12图示了抗混叠电路的示范性配置。

图13图示了示范性方法。

具体实施方式

首先参考图4，图示了诸如计算断层摄影(CT)扫描器的成像系统 400。成像系统400包括大体固定的机架402和旋转机架404。旋转机架404 由固定机架402可旋转地支撑并且围绕检查区406关于纵轴或z轴旋转。 诸如X射线管的辐射源408由旋转机架404支撑并与旋转机架404一起旋 转，并且辐射源408产生穿过检查区域406的大致为锥形、扇形、楔形或 其他形状的辐射束。

辐射敏感探测器阵列412在检查区406对面与辐射源408相对，对 向一角度弧并且探测穿过检查区域406的辐射。辐射敏感探测器阵列412 包括一行或多行416探测器片块418，行416相对彼此沿着Z轴布置。探测 器片块418经由焊球、凸点和/或其他方式耦合到探测器模块419，探测器 模块419安装在系统400中，其相对彼此沿着Z轴布置。暂时转到图5，其 图示了探测器片块418的非限制性范例。为了清楚和解释的目的，以分解 视图示出了片块418，其中片块418的各部件是彼此分离的。

片块418包括闪烁体层420，闪烁体层420光耦合到光传感器422， 光传感器422包括在光传感器422的第一侧428上的非光敏感区426内的 多个光敏感区(探测器像素)424。图示的光传感器422是背照射光传感器， 该背照射光传感器具有电极(不可见)，该电极将探测器像素424与定位于 光传感器422的第二对侧430上的焊盘等(不可见)互连。在另一个实施 例中，光传感器422是具有从第一侧428向对侧430上的焊盘路由信号的 通孔的前照射光传感器。闪烁体层420可以包括多个闪烁体像素，每个闪 烁体像素对应于一个探测器像素424。

ASIC(读出电子器件)432包括多个像素沟道阱434。每个沟道阱 434仅对应于一个探测器像素424。沟道阱434包括用于其所对应的探测器 像素424的一个或多个电气部件，例如晶体管和/或其他电子器件。所图示 的ASIC 432与光传感器422具有一对一的几何关系，并且每个沟道阱434 与探测器像素424具有一对一的几何关系。即，ASIC 432的表面与所接合 的光传感器422的表面的尺寸大约相同。类似地，阱434的表面和探测器 像素424的表面的尺寸大约相同。在另一个实施例中，表面的尺寸不相同， 例如ASIC 432的表面小于光传感器422的表面。

如下面更详细的描述，个体沟道阱434将至少一个沟道的模拟电气 部件与其它沟道的模拟电气部件电隔离。像这样隔离模拟电气部件降低了 不同探测器像素424的不同沟道的模拟电气部件之间的串扰。相对于其中 省略了阱434的配置，这样可以改善探测器的线性度、增益、噪声性能。 这还使得系统400很适合于低剂量成像。

下面还更详细地进行了描述，在一个实例中，ASIC 432包括针对每 个探测器像素424的抗混叠滤波器，抗混叠滤波器例如在ASIC 432的一个 或多个金属层中和/或在ASIC 432的否则不包括其他电气元件的区域中的 阱434中。这样一来，可以在ASIC水平提供抗混叠滤波而不需要额外的空 间，这样可以降低量子噪声和电子噪声，相对于其中从ASIC 432省略了抗 混叠滤波器的配置，这样允许低剂量成像和更好的噪声性能。

将ASIC 432与光传感器422接合到一起而使ASIC沟道434与光传 感器422的接合焊盘电通信。在说明性实施例中，光传感器422和ASIC 432 都包括硅，并且光传感器422和ASIC 432借助胶粘剂、焊球、倒装、共价 键和/或其他硅-硅(silicon-to-silicon)接合方法而接合到一起。Luhta等人 的美国专利申请公开2009/0121146中讨论了半导体硅-硅接合的范例，通过 引用将该美国专利申请公开整体并入本文。任选地，可以将插入机构基板 放置在具有通过连接(pass-through connection)的组件422和组件432之间 来以一些额外的成本方便组装。

返回图4，重建器436重建来自于探测器阵列412的信号，从而生成 体积三维图像数据。支撑体438(例如床)支撑检查区域406中的目标或对 象。通用计算系统充当操作者控制台440，其包括人类可读的输出设备(例 如，显示器和/或打印机)和输入设备(例如，键盘和/或鼠标)。定位于控 制台440上的软件允许操作者控制成像系统400的操作。

图6图示了ASIC 432的一部分。在该范例中，ASIC 432包括至少一 个模拟像素沟道阱602，604，……，以及至少一个公共数字阱606。ASIC 432 还可包括至少一个公共模拟阱和/或一个或多个其他阱。

该至少一个模拟像素沟道阱602包括多个沟道608，每个沟道608 在n型模拟沟道阱中包括模拟N沟道的场效应晶体管(NFET)610、模拟 p型场效应晶体管(PFET)612、数字NFET 614和数字PFET 616。本文也 预期p型阱和相应的晶体管配置。该至少一个公共数字阱606也包括多个 诸如NFET和PFET的沟道618。同样地，公共数字阱606可替代地包括p 型阱。

对于任何给定的模拟像素沟道阱(例如阱602)，其中的晶体管 (610-616)与另一个模拟沟道阱(例如，模拟沟道阱604)的晶体管是电 隔离的。沟道阱602，604和606还将沟道阱602，604和606中的晶体管 与阱602，604和606定位于基板620其中的基板620电隔离。能够通过三 阱隔离和/或诸如STI(浅沟道隔离)的用于在硅半导体材料中提供隔离的 其他已知方法和/或其他方法来形成阱602、604和606中电路的隔离。

图7图示了ASIC 432的部分的变化，其中，数字晶体管614和616 定位于公共数字阱606中，而不是模拟沟道阱602中。在该实施例中，模 拟晶体管610和612依然定位于模拟沟道阱602中而数字晶体管614和616 定位于数字沟道阱606中。这种配置额外地将探测器像素的数字晶体管614 和616与模拟晶体管610和612电隔离。

图6和图7中所示的配置通过借助模拟沟道阱(例如，阱602和604) 将一个探测器像素的模拟沟道的模拟晶体管与另一个探测器像素的其他模 拟沟道的模拟晶体管隔离，来至少在探测器像素之间提供模拟沟道到模拟 沟道的电隔离。这样的配置将沟道活性限制到单个阱，从而降低沟道到沟 道的串扰。

应当意识到的是，相对于其中个体沟道不相互电隔离的配置(例如， 结合图1和/或图2显示的配置)，这样能够提高探测器的线性度和噪声性能。 如图7中所示，也可以通过将沟道的模拟晶体管和数字晶体管分隔到不同 的阱内而使它们电隔离，这降低了对个体沟道的模拟噪声污染和数字噪声 污染。

图8图解图示了其中ASIC 432包括针对探测器像素424的每个探测 器像素的抗混叠滤波器800的实施例。为了清楚和简洁的目的，仅图示了 与对应的探测器像素424和模拟ASIC阱602相连接的一个抗混叠滤波器 800。然而应当理解的是，针对其他探测器像素424和阱602的抗混叠滤波 器800是类似的。

在该范例中，ASIC 432包括多个金属层802，其中，包括层802₁、 层802₂、层802₃、层802₄，……、层802_k(其中k为大于1的整数)，并且 抗混叠滤波器800是金属层802的一部分。每个抗混叠滤波器800包括在 层802₄中的第一电极804、在层802₂中的第二电极806、在设置于层802₄与层802₂之间的层802₃中并且包括具有介电常数的介电材料的绝缘层808， 从而在层802中形成电容器。可以使用金属-绝缘体-金属(MIM)和/或其 他制造过程来制造滤波器800的电容器。滤波器800的电阻器814可以与 该电阻器814和ASIC金属层802中的电容器804/806/808之间的电气连 接体816一起形成在阱602的硅中。

光传感器422还包括多个金属层810，其中包括810₁，810₂，810₃， 810₄，……，810_L(其中L是大于1的整数)，其经由层812耦合到ASIC 432 的层802，以使得探测器像素424通过抗混叠滤波器800与阱602和606的 读出电子器件进行电通信。

图9图示了图8的实施例的透视图，该透视图图示了探测器像素424、 抗混叠滤波器800和沟道阱602之间的范例几何关系。在该实施例中，探 测器像素424的区804与其所面对的探测器阱602的区804之间存在一对 一的几何关系，并且探测器像素424的区804与其所面对的抗混叠滤波器 800的区808之间存在一对一的几何关系，并且因此，抗混叠滤波器800的 区810与其所面对的阱602的区804之间存在一对一的几何关系。本文也 预期非一对一的关系。

图10和图11图解图示了图8和图9的变化，其中，抗混叠滤波器 800定位于光传感器阵列422的金属层810(在该范例中的层8102，8103和 8104)中，而不是定位于ASIC 432的金属层802中。如图10中所示，电阻 器814在阱602的硅中并且电气连接体816在光传感器阵列金属层810中 的电容器804/806/808与电阻器814之间延伸。

图12图示了包括多个子电容器(sub-capacitor)120₂的抗混叠滤波 器800的范例配置。在该范例中，第一组1204的子电容器并联地电连接以 形成抗混叠滤波器800的电容器中的一个电容器，第二组1206的子电容器 并联地电连接以形成抗混叠滤波器800的电容器中的第二个电容器。在该 实施例中，第一电容器具有大约是第二电容器的电容的十倍的电容，并且 组1204和组1206都具有合适的电容，以形成适当的抗混叠滤波器800。

在另一个实施例中，抗混叠滤波器电容器能够在以下中的一个或多 个中：ASIC层802、光传感器层810和/或沟道阱602。本文也预期在ASIC 432或光传感器422中实现抗混叠滤波器的其他方法。

图13图示了一种方法。

在1302，光传感器阵列的探测器像素接收闪烁体响应于探测到X射 线辐射而产生的光。

在1304，探测器像素生成指示所接收的光的信号。

在1306，经由抗混叠滤波器将信号路由到对应于该探测器像素的读 出电子器件，该抗混叠滤波器定位于ASIC或光传感器阵列中。

在1308，读出电子器件处理该信号。

在1310，将经处理的信号从读出电子器件路由到另一个部件，以进 行包括重建的进一步处理。

应当意识到的是，本文所描述的方法中的动作的顺序并不是限制性 的。这样一来，本文预期其他顺序。此外，可以省略一个或多个动作和/或 可以包括一个或多个额外的动作。

已经参考优选实施例描述了本发明。他人在阅读和理解了前面的具 体实施方式之后可以对本发明进行修改和改变。本发明旨在被构造为包括 所有这样的修改和改变，只要其落在权利要求书或其等价方案的范围内。