横向功率半导体器件和用于制造横向功率半导体器件的方法

摘要

横向功率半导体器件包括半导体主体、第一主电极、第二主电极、多个可切换半导体单元和至少一个弯曲半导体部分，该半导体主体具有第一表面和与第一表面相对的第二表面。第一主电极包括至少两个分区并且布置在所述第一表面上。第二主电极布置在所述第一表面上并且在所述第一主电极的两个分区之间。多个可切换半导体单元布置在所述第一主电极和所述第二主电极的两个分区的相应分区之间，并且配置成在所述第一主电极和所述第二主电极之间提供可控导电路径。弯曲半导体部分在所述第一主电极和所述第二主电极之间，并且从所述第一主电极到所述第二主电极具有增加的掺杂浓度。

说明书

技术领域

本文描述的实施例涉及具有改善的雪崩和换向(commutation) 特性的横向功率半导体器件，并且涉及用于制造横向功率半导体器 件的方法。

背景技术

与垂直器件相比，横向功率半导体器件适合于小电流和中等电 流，因为它们不需要消耗附加芯片面积的边缘端接区域。目前，横 向功率半导体器件被设计成使得给定芯片面积的额定总电流最大 化。这可能引起其中由于电场线的弯曲导致电场局部增加的区域中 的问题。

鉴于以上内容，需要进行改善。

发明内容

根据一个实施例，横向功率半导体器件包括半导体主体，该半 导体主体具有第一表面和与第一表面相对的第二表面。具有至少两 个分区的第一主电极布置在第一表面上，并且第二主电极布置在第 一主电极的两个分区之间的第一表面上。多个可切换半导体单元布 置在第一主电极的两个分区的相应一个和第二主电极之间，并且配 置成在第一主电极和第二主电极之间提供可控导电路径。至少一个 曲线化的半导体部分布置在第一主电极和第二主电极之间，其中从 第一主电极向第二主电极具有增加的掺杂浓度。

根据一个实施例，一种横向功率半导体器件，包括：半导体主 体，具有第一表面、半导体衬底和在所述半导体衬底上的半导体层； 以及环形结构，根据所述第一表面上的顶视图，具有包括多个可切 换半导体单元的至少一个直的半导体部分和至少一个弯曲半导体部 分。每个可切换半导体单元包括形成在所述半导体层中的漂移区域、 形成在所述半导体层中的与所述漂移区域相邻的漂移控制区域以及 将所述漂移区域与所述漂移控制区域电绝缘的积累电介质。绝缘层 将每个可切换半导体单元的所述漂移控制区域与所述半导体衬底电 绝缘。所述弯曲半导体部分形成在所述半导体层中，并且根据所述 第一表面上的顶视图包括部分地围绕内边界的外弯曲边界，其中所 述弯曲半导体部分的掺杂浓度从所述外弯曲边界到所述内边界增 加。

根据一个实施例，一种横向功率半导体器件，包括：半导体主 体，具有第一表面；第一导电类型的第一掺杂区域、与所述第一掺 杂区域形成pn结的第二导电类型的第二掺杂区域、与所述第二掺杂 区域形成主pn结的第一导电类型的第三掺杂区域以及与所述第三掺 杂区域相接触的第四掺杂区域，其中根据所述第一表面上的顶视图， 所述主pn结围绕所述第三掺杂区域。根据所述第一表面上的顶视图， 所述第三掺杂区域围绕所述第四掺杂区域。根据所述第一表面上的 顶视图，所述第三掺杂区域包括直的半导体部分和弯曲半导体部分。 所述弯曲半导体部分的掺杂浓度从所述主pn结到所述第四掺杂区域 增加。

根据一个实施例，一种用于制造横向功率半导体器件的方法， 包括：提供半导体主体，所述半导体主体具有半导体衬底和在所述 半导体衬底上的半导体层，所述半导体层形成所述半导体主体的第 一表面；在所述第一表面中形成环形结构，根据所述第一表面上的 顶视图，所述环形结构具有至少一个弯曲半导体部分和具有多个可 切换半导体单元的至少一个直的半导体部分，每个可切换半导体单 元具有形成在所述半导体层中的漂移区域、形成在半导体层中的与 所述漂移区域相邻的漂移控制区域以及将所述漂移区域与所述漂移 控制区域电绝缘的积累电介质；以及在所述漂移控制区域与所述半 导体衬底之间形成绝缘层，以将每个可切换半导体单元的所述漂移 控制区域与所述半导体衬底电绝缘；其中所述弯曲半导体部分形成 在所述半导体层中，并且根据所述第一表面上的顶视图，包括外弯 曲边界和内边界，其中所述弯曲半导体部分的掺杂浓度从所述外弯 曲边界到所述内边界增加。

本领域技术人员通过阅读下面的详细描述以及通过查看附图， 将意识到附加特征和优势。

附图说明

图中的组件不一定按比例绘制，但强调的是图示本发明的原理。 而且，在附图中，类似的参考标号指示对应的部分。在附图中：

图1图示了根据一个实施例的横向功率半导体器件上的顶视图；

图2图示了根据一个实施例的横向功率半导体器件的一部分的 放大视图；

图3图示了通过根据一个实施例的横向功率半导体器件的弯曲 半导体部分的垂直截面；

图4A和图4B图示了跨横向功率半导体器件的区域的电场分布；

图5A至图5D图示了根据一个实施例的横向功率半导体器件的 可切换半导体单元；

图6A至图6D图示了用于制造根据一个实施例的横向功率半导 体器件的工艺；

图7图示了用于制造根据一个实施例的横向功率半导体器件的 工艺；

图8图示了用于制造根据一个实施例的横向功率半导体器件的 工艺；以及

图9A和图9B图示了用于制造根据一个实施例的横向功率半导 体器件的工艺。

具体实施方式

在下面的详细描述中，参照附图，附图形成详细描述的一部分 并且详细描述通过图示的方式示出其中可以实施本发明的特定实施 例。在这点上，参照所述附图的方向使用方向术语，诸如“顶部”、 “底部”、“前面”、“背面”、“头部”、“尾部”等。由于可 以在多个不同方向上定位实施例的组件，所以为图示的目的使用方 向术语，而绝非进行限制。将理解到的是，在不脱离本发明范围的 情况下，可以利用其它实施例并且可以进行结构或逻辑上的改变。 因此，下面的详细描述并不是出于限制意义给出，本发明的范围由 所附权利要求限定。所述实施例使用特定语言，该特定语言不应视 为限制所附权利要求的范围。

本说明书中使用的术语“横向”旨在于描述与半导体衬底的主 表面平行的方向。

本说明书中使用的术语“垂直”旨在于描述方向，该方向垂直 于半导体衬底的主表面而布置。

在本说明书中，半导体衬底的第二表面认为是由半导体衬底的 下表面或背侧表面形成，而第一表面认为是由半导体衬底的上表面、 前表面或主表面形成。因此本说明书中使用的术语“之上”和“之 下”描述考虑该方向的情况下一个结构特征相对于另一个结构特征 的相对位置。

术语“电连接”和“电的连接”描述两个元件之间的欧姆连接。

图1至图3描绘了根据一个实施例的横向功率半导体器件。图1 图示了横向功率半导体器件的半导体主体110的第一表面111(参见 图3)上的顶视图。第一主电极131和第二主电极132布置在第一表 面111上。距离第二主电极132部署第一主电极131，并且第一主电 极131围绕第二主电极132。

第一电极131包括布置在第一表面111上的至少两个直的分区 131a和131b。第二主电极132布置在两个直的分区131a和131b之 间。

第一主电极131和第二主电极132与图1中未示出的相应掺杂 区域电接触，这些掺杂区域布置在第一主电极131和第二主电极132 之下。图2图示了没有第一主电极131和第二主电极132的图1的 放大分区，其示出了例如可以为源极区域的第一半导体区域141。第 一半导体区域141是第一导电类型的，例如可以是n型。

根据一个实施例，在外弯曲边界处可以至少部分地省略第一半 导体区域141。图2示出了第一半导体区域141，其包括形成直的区 域的第一分区141a和在这种情况下形成弯曲区域的第二分区141b， 它们均连接第一分区141a中的相应两个分区。第一分区141a可以 形成横向功率半导体器件的单元的源极区域。第二分区141b是可选 的，并且不需要形成。可选的第二分区141b由虚线标记。根据例如 图5A中所示的实施例，在直的区域的一部分中，例如在图2所示掺 杂区域126中或在漂移控制区域的端部处，可以备选地和/或附加地 至少部分地省略第一半导体区域141。其中在直的区域中(例如在图 5A的相邻区域241之间)省略半导体区域141的掺杂的这些区域可 以理解为属于第二分区141b。

当第一半导体区域141包括第一分区141a和第二分区141b时， 其完全围绕第四半导体区域144，第四半导体区域144可以是第一导 电类型以形成例如漏极区域。当第一半导体区域141仅包括第一分 区141a时，第四半导体区域144部署在第一半导体区域141的第一 分区141a之间，如当第一半导体区域141完全围绕第四半导体区域 144时的情况那样。可以形成漏极区域的第四半导体区域144与第二 主电极132电接触，主电极132在本实施例中是漏极金属化。第一 半导体区域141与第一主电极131电接触，在本实施例中是源极金 属化。

在第一主电极131和第二主电极132之间，存在第一表面111 上的闭环结构120，闭环结构120包括如图1最佳示出的直的半导体 部分121和弯曲半导体部分122。闭环结构120典型地完全围绕第四 掺杂区域144。

闭环结构120主要由第三掺杂区域143形成，该第三掺杂区域 143可以是第一导电类型。在本实施例中，第三掺杂区域143为弱n 掺杂，具有低于第四掺杂区域144的掺杂浓度的掺杂浓度。第三掺 杂区域143典型地形成横向功率器件的漂移区域。与第三掺杂区域 143相邻的是形成体区域的第二导电类型(即p型)的第二掺杂区域 142。主pn结145形成在第二掺杂区域142和第三掺杂区域143之 间。第二掺杂区域142布置在第一掺杂区域141和第三掺杂区域143 之间。第一掺杂区域141与第二掺杂区域142相邻地布置。

主pn结145可以视为形成闭环结构120(即第三掺杂区域143) 的外边界或外弯曲边界。第二掺杂区域142和第一掺杂区域141尽 管在图2中示出为形成遵循主pn结145轮廓的环状结构，但可以具 有与主pn结145的轨迹偏离的形状，例如弯曲半导体部分122的形 状。

根据一个实施例，第一掺杂区域141和/或第二掺杂区域142可 以如图2所示由基本沿着主pn结145的线布置的各个掺杂岛状物形 成。在这种情况下，主pn结145的轨迹可以表明与图2相比的一些 偏离，例如可以包括一些波状线。根据一个实施例，第一掺杂区域 141和/或第二掺杂区域142中的一个或多个可以连接到第一主电极 131。

例如，第三掺杂区域143可以形成为具有两个主直分区的环状 结构，这两个主直分区对应于半导体部分121，两个直的半导体部分 121彼此并行延伸并且在它们之间部署有第四掺杂区域144。此外， 第三掺杂区域143可以包括两个半环分区，这两个半环分区对应于 弯曲半导体部分122并且连接直的分区，使得第四掺杂区域144由 第三掺杂区域143完全围绕。第二掺杂区域142可以包括两个直的 分区121，这两个直的分区之间布置第三掺杂区域143的直的分区。 沿着第三掺杂区域143的半环分区122的外边界，可以布置第二掺 杂区域142的岛状物。根据本实施例，在第二掺杂区域142和第三 掺杂区域143的直的分区121之间形成连续的pn结145。沿着第三 掺杂区域143的半环分区的外边界的pn结145包括由第二掺杂区域 142的相应岛状物形成的相应分区以及第三掺杂区域143的半环分 区122。第二掺杂区域142的相邻岛状物之间的间隔使得该间隔在功 率器件的反向模式中完全耗尽。

当第一掺杂区域141的第二分区141b存在时，这些分区141b 在功率器件的换向期间会引起锁存。为了避免锁存，可以省略第二 分区141b。此外，当第一掺杂区域141的第二分区141b存在时，源 自形成漏极区域的第四掺杂区域144的电荷的一部分通过第二分区 141b引出，因为第二分区141b与第二掺杂区域142和第三掺杂区域 一起形成npn晶体管。在这种情况下，第三掺杂区域143的半环分 区122中的电荷余量有利地降低。在上述两个过程中，占主导地位 的过程依赖于实际的掺杂和/或几何关系。因而，通过适当地选择掺 杂关系和/或结构的几何形状，即使当第二分区141b形成为减少电荷 余量时也可以避免锁存。

在第三掺杂区域143和第四掺杂区域144之间的结(例如nn+ 结)可以被认为是形成闭环结构120的内边界147。

第一掺杂区域141和第四掺杂区域144的几何布置不限于这里 所示出的实施例。例如，当在第一表面111上查看时，第一掺杂区 域141和第四掺杂区域144中的每一个都可以具有鳍状形状，其中 每个掺杂区域的鳍与另一掺杂区域的鳍互相交叉。与第一掺杂区域 141和第四掺杂区域144的实际几何形状无关，这两个区域保持与布 置在第一掺杂区域141和第四掺杂区域144之间的闭环结构120彼 此隔开。

闭环结构120包括多个可切换半导体单元140，如图2中最佳示 出的那样，该多个可切换半导体单元140布置在第一半导体区域141 与第四半导体区域144之间的直的半导体部分121中。因此，可切 换半导体单元140也布置在第一主电极131和第二主电极132之间。 可切换半导体单元140在第一主电极131和第二主电极132之间提 供可控导电路径，如下面将进一步描述的那样。

如图2所示，不包括可切换半导体单元的掺杂区域126布置在 半导体单元140与弯曲半导体部分122之间，使得弯曲半导体部分 122与半导体单元140隔开。掺杂区域126在本实施例中是直的部分 121的一部分。

弯曲半导体部分122具有从第一主电极131到第二主电极132 增加的掺杂浓度。这在图2中由虚半圆图示，其中朝着第四掺杂区 域144具有增加的密度。弯曲半导体部分122的掺杂浓度可以增加 约1/R倍，其中R是离布置在第四掺杂区域144中的假想几何中心 的距离。根据一个实施例，弯曲半导体部分122中的掺杂浓度可以 具有含较低掺杂部分143a和较高掺杂部分143b的基本级进式特性。

在本实施例中，围绕第四掺杂区域144的闭环结构120包括至 少两个弯曲半导体部分122和包括多个可切换半导体单元140的至 少两个直的半导体部分121。然而，弯曲半导体部分122和直的半导 体部分121的数量并不限于两个，而是取决于第一掺杂区域141和 第四掺杂区域144的形状。在鳍状的第一掺杂区域141和第四掺杂 区域144的情况中，弯曲半导体部分122和直的半导体部分121的 数量大于二。例如，当第四半导体区域144具有圆化边缘的基本方 形形状时，闭环结构包括四个弯曲半导体部分122和四个直的半导 体部分121。

本实施例的闭环结构120的几何形状可以描述为具有两个直的 半导体部分121的运动场(stadium)，这两个直的半导体部分121 彼此并行布置并且通过基本半圆的弯曲半导体部分122连接。第四 掺杂区域144是具有圆化边缘的基本细长区域，在图2中示出其中 一个圆化边缘。

阻塞状态期间的电场轨迹主要由主pn结145的轨迹、第四掺杂 区域144的外形和第三掺杂区域143的掺杂关系限定。与将有源单 元放置到弯曲区域中以使横向半导体器件在导通状态期间的总电流 最大化的其它方法相反，本实施例在弯曲半导体部分122中不包括 有源半导体单元。

在阻塞操作期间，当第一掺杂区域141不包括第二分区141b时 的第二掺杂区域142或第一掺杂区域141与第四掺杂区域144之间 存在大的电压差，因为半导体单元140处于阻塞状态并且在第一掺 杂区域141和第四掺杂区域144之间不提供导电路径。当第一掺杂 区域141和第二掺杂区域142电连接到第一主电极131时，第一掺 杂区域141和第二掺杂区域142可以在同一电位上。在静态阻塞操 作期间，电场的最大值位于主pn结145处。第二掺杂区域142、半 导体衬底(图2中未示出)和第四掺杂区域144之间的电场的场线 在弯曲半导体区域122中三围弯曲。因而，与直的半导体区域121 相比，在弯曲半导体区域122中存在电场的局部增加。与直流半导 体区域121相比，第三掺杂区域143和第四掺杂区域144的形状和 掺杂值可以进一步用于增加弯曲半导体区域122中主pn结145处的 电场。因此，雪崩倍增开始时的电场值首先在弯曲半导体区域122 中达到。

当在弯曲半导体区域122中(例如接近于第二半导体区域142) 出现雪崩时，通过电场产生电荷载流子并分离电荷载流子。假设第 四掺杂区域144在阻塞模式期间处于比第一掺杂区域141和第二掺 杂区域142更高的电位。第三掺杂区域143形成漂移区域并且为弱n 掺杂。由于电场的绝对值与空间电荷区域中的电荷成比例减少，所 以与较高掺杂部分143b相比，第三掺杂区域143的较低掺杂部分 143a中的场曲线斜率更低。由于雪崩效应，在第三掺杂区域143中 产生自由电子，并且由于第四掺杂区域144与第二掺杂区域142之 间占主导的电场，自由电子移动到第四掺杂区域144。由于曲率的几 何效应，电流密度的局部增大并且因而电子密度主要接近于第四掺 杂区域144。这在第四掺杂区域144形成漏极区域时特别有利。在这 种情况下，电场的局部增大远离主pn结145。因而，电子朝向第四 掺杂区域144的增量部分地补偿n掺杂的第三掺杂区域143和第四 掺杂区域144中施主的正净电荷。与其中没有电流流动并且其中电 场分布仅由背景掺杂分布限定的情况相比，正净电荷的减少导致电 场的偏离。这两种情况示意性地图示在图4A中，假设均匀的电子电 流密度。考虑增加的电子电流密度并且因而考虑增加的负电荷密度， 接近第四掺杂区域144的电场的梯度以非线性方式减小。

图4A中的垂直虚线指示第三掺杂区域143和第四掺杂区域144 之间的结的位置。实线对应于其中没有生成电子的电流流动的情况， 即电场仅由背景掺杂ρ限定的情况，其中假设ρ在每个相应的掺杂 区域143a、143b中都是恒定的并且对应于施主的掺杂浓度N_D⁺。由 于电子朝向第三掺杂区域143a、143b之间的结“积累”导致的局部 补偿，背景掺杂得以部分补偿，所以“有效的”正背景掺杂ρ对应 于施主的掺杂浓度N_D⁺加上电子的浓度。注意，电子的电荷是负的， 这导致ρ的减小。产生的电场分布由图4A中的虚线指示。

这里应注意，电子的“积累”是动态过程。电子的密度越接近 第四掺杂区域144越高，因为在离第三掺杂区域143和第四掺杂区 域144之间的结更大距离处产生的电子朝着该结流动。此外，弯曲 电场的几何效应引起电子朝着第三掺杂区域143和第四掺杂区域 144之间的弯曲结集中。因此，平均而言，电子的浓度增加并且在雪 崩期间保持增加。

减少的正净电荷导致图4A所示的电场斜率的减小，图4A示出 了斜率(E)轻微减小。作为结果，阻塞电压增加。当电场恒定(斜 率(E)＝常数)时提供最大阻塞电压。在这种情况下，第二掺杂区 域142中电荷的反电荷通过第四掺杂区域144的高施主密度总体递 送并且导致电场的几乎猛然减小。弯曲半导体部分122中的增加阻 塞电压继而针对雪崩起作用，所以观测到自建立效应。

假设由雪崩引起的电流增加。作为结果，为了保持阻塞状态， 第一掺杂区域141和第四掺杂区域144之间的电压也将升高，该电 压主要在第三掺杂区域143上降低。这会导致其中电场的最大值接 近第三掺杂区域143和第四掺杂区域144之间的结或者在该结处的 情形。在这种情况下，电流电压特性“急速转向(snap back)”， 这最终导致横向器件的损坏。

为了防止这一点并且为了在不损坏器件的情况下允许更高的雪 崩电流，可以使弯曲半导体部分122的背景掺杂浓度升高。此外， 朝向第四掺杂区域144增加的掺杂浓度进一步提高雪崩鲁棒性，因 为增加的掺杂浓度至少部分地补偿弯曲半导体区域122中弯曲电场 线的几何因子。例如，第三掺杂区域143中的掺杂浓度可以增加1/R， 其中R是离靠近第四掺杂区域144和第三掺杂区域143之间的结的 第四掺杂区域144中的几何中心的距离。

根据特定实施例，弯曲半导体部分122可以具有外边界，该外 边界主要由主pn结145限定。该外边界例如通常可以弯曲，或者可 以如图2所示为半圆形。随着离该半圆的几何中心的距离R减小， 掺杂浓度增加。

弯曲半导体部分122可以具有由第三掺杂区域143和第四掺杂 区域144之间的结限定的内边界。内边界可以弯曲，例如半圆形， 如图2所示。在第三掺杂区域143内的增加的掺杂浓度可以适于跟 随内边界的弯曲半径。在如图2所示的半圆形内边界的情况下，弯 曲半径是恒定的。在其它情况下，弯曲半径可以增加或减小。第三 区域143中的掺杂浓度的增加然后可以相应地调整。

增加的掺杂浓度导致图4B中虚线指示的电场分布，作为比较示 出了在第二掺杂区域142与第四掺杂区域144之间施加的同一阻塞 电压处的恒定背景掺杂的电场分布(实线)。当朝着第三掺杂区域 143与第四掺杂区域144之间的结局部增加背景掺杂时可以减小阻 塞电压，即电场强度上的积分，或者换言之，雪崩产生的开始。

仅为了图示目的，具有600V额定阻塞电压的横向器件的背景掺 杂低于约1.4*10¹⁴/cm³。该掺杂浓度在弯曲半导体部分122中的主pn 结145处也占主导地位。该掺杂浓度朝着第三掺杂区域143和第四 掺杂区域144之间的结增加到约10¹⁵-10¹⁶/cm³的值。典型地，掺杂 浓度从主pn结145到第三掺杂区域143与第四掺杂区域144之间的 结增加约5至100倍。

由于弯曲半导体部分122中的第三掺杂区域143中增加的背景 掺杂浓度，因此，最大可允许的雪崩电流增加。另一方面，雪崩发 生时的阻塞电压减小。这是有利的，因为雪崩击穿发生在弯曲半导 体部分122中，而不发生在可切换半导体单元140中。此外，如上 所述，由于弯曲半导体部分122中的雪崩是自建立的，所以横向半 导体器件呈现改善的雪崩鲁棒性。因此弯曲半导体部分122可以称 为“雪崩区域”。

为了确保形成横向半导体器件的有源区域和单元140的结构(例 如氧化物层的可切换半导体单元140)不受雪崩击穿的影响，在图2 所示直的部分121中的弯曲半导体部分122和可切换半导体单元140 之间提供区域126。区域126的横向宽度“a”可以在第二半导体区 域142和第四半导体区域144之间的直的半导体部分121中的距离 的约5％到100％之间。第二半导体区域142和第四半导体区域144 之间的距离取决于横向半导体开关的期望阻塞能力，并且可以估计 为每100V约7.5到15μm。对于具有600V额定阻塞电压的器件而言， 第二半导体区域142与第四半导体区域144之间的距离应在约45μm 到90μm的范围内并且因而为约2.25μm和约90μm之间的a值。半 导体区域126具有低于弯曲半导体部分122的掺杂浓度的掺杂浓度 并且可以对应于可切换半导体单元140的背景掺杂。

根据一个实施例，如图3所示，弯曲半导体部分122的第三掺 杂区域143内背景掺杂的峰值掺杂浓度与第一表面111隔开。图3 是沿着图2所示的半径R、通过弯曲半导体部分122的垂直横分区。 在横向方向中(即从主pn结145到在第三掺杂区域143与第四掺杂 区域144之间的结)，掺杂浓度例如根据1/R增加。然而，给定位 置X的峰值掺杂浓度与第一表面111隔开。峰值掺杂浓度的位置由 虚线指示。

这样的掺杂分布可以通过利用适当选择的注入能量进行注入来 得到，该注入能量将掺杂剂注入到给定深度中，该给定深度稍后将 对应于峰值掺杂浓度的位置。

当第一主电极131形成源极金属化并且第二主电极132形成漏 极金属化时，横向半导体器件的外轮缘处于源极电位，而横向半导 体器件的中心处于漏极电位。因此可以将用于控制横向半导体器件 的控制电路集成到半导体主体110中，无需附加的电平移位器。此 外，如图3所示，形成主体区域的第二掺杂区域可以与形成半导体 主体110的下部部分的p掺杂衬底149电气连接。这改善横向半导 体器件的电绝缘、促进集成并且确保半导体主体110的第二表面112 形成的下侧和轮缘处于同一电位。根据一个实施例但在图3中未示 出，在没有图3所示的连续掺杂的情况下，而是利用半导体主体110 外部的类似键合导线、焊接夹或其它电连接的其它手段，p掺杂衬底 149与第二掺杂区域142之间可以进行电接触。

在特定实施例中，弯曲半导体部分122中的第三掺杂区域143 与p掺杂衬底149形成pn结。这改善雪崩期间产生的热的散热。

关于图5A至图5D，描述根据一个实施例的可切换半导体单元 140的结构。可切换半导体单元140在本实施例中是所谓的TEDFET， 并且包括如图5A所示的两个功能区域200和300。功能区域200形 成“正常”FET，而功能区域300形成用于形成并控制FET中的积 累沟道的漂移控制单元。

在图5B中图示了FET的结构(功能区域200)，其中示出了沿 着图5A中的线BB的垂直分区。

FET单元形成在半导体主体210中，该半导体主体210包括例 如可以为p掺杂的半导体衬底249以及形成在该半导体衬底249上 的n掺杂半导体层248。半导体层248可以利用例如外延生长形成。 半导体层248的n掺杂形成可切换半导体单元140的背景掺杂。半 导体主体210具有第一表面211和与第一表面211相对的第二表面 212。半导体层248延伸到第一表面211，并且形成如上所述的第三 掺杂区域143，即形成漂移区域243。在漂移区域243中形成作为第 二掺杂区域142的一部分的p掺杂区域242。p掺杂区域242用作主 体区域并且与漂移区域243形成主pn结245。在主体区域242中嵌 入作为第一掺杂区域141的一部分的高n掺杂源极区域241。在漂移 区域243中嵌入作为第四掺杂区域144的一部分的高n掺杂漏极区 域244，并且该高n掺杂漏极区域244与漂移区域243形成nn+结。 作为第一主电极131的一部分的源极金属化231与源极区域241和 主体区域241电接触。此外，作为第二主电极132的一部分的漏极 金属化232与漏极区域244电接触。

栅极电极233被布置在主体区域242之上并且通过栅极电介质 252与主体区域242绝缘，该栅极电极233形成横向功率半导体器件 的第三电极的一部分。栅极电极233和漂移区域243由相对厚的绝 缘层251覆盖，该绝缘层251将栅极电极233和漂移区域243与源 极金属化231和漏极金属化232绝缘。

例如通过如图3所示沿着半导体主体210的外边缘或轮缘延伸 主体区域242，可以使p掺杂主体242和p掺杂半导体衬底249电接 触。

应注意，图5A至图5D仅示出可切换半导体单元140的结构， 而不是整个器件。图5A至图5D中的左侧面向半导体主体210的外 轮缘，而右侧面向第四掺杂区域144限定的横向半导体器件的中心。

形成与FET单元200相邻的漂移控制单元300，该漂移控制单 元300通过积累电介质350与FET单元200绝缘，如图5A和图5C 最佳地示出，其中图5C是沿着图5A中的线CC的截面。

TEDFET的漂移控制单元300形成在半导体主体300中，该半导 体主体300如上所述具有第一表面311、第二表面312、半导体衬底 349和半导体层348。然而，远离FET单元200地，在p掺杂半导体 衬底349与n掺杂半导体层348之间形成绝缘层353。可以使用例如 外延生长形成半导体层348。绝缘层353与积累电介质350一起将漂 移控制单元300与相邻的FET单元200和半导体衬底349完全电绝 缘。这在图5D中最佳地示出，图5D示出了可切换半导体单元140 的三维图示，该可切换半导体单元140包括具有相邻漂移控制单元 300的FET单元200。

漂移控制单元300包括p掺杂的第一区342，该第一区342与n 掺杂半导体层348形成的漂移控制区域343形成主pn结345。在半 导体层348中形成高n掺杂的第二区344，并且该第二区域344与漂 移控制区域343形成nn⁺结。第一区342通过第一端子331接触，而 第二区344通过第二端子332接触。第一端子331可以通过未示出 的二极管元件电连接到源极金属化231。类似地，第二端子332可以 通过未示出的二极管电连接到漏极金属化232。

根据一个实施例，绝缘层353也可以在FET单元下方延伸，将 漂移区域243与衬底212绝缘。根据另一实施例，绝缘层353附加 地或备选地也可以在弯曲半导体部分122下方延伸，从而将掺杂区 域143与衬底212绝缘。将漂移区域243和/或掺杂区域143进行绝 缘在体二极管的操作期间禁止载流子注入到衬底212中，并且因而 可以进一步改善体二极管的动态行为。另一方面，由于与半导体材 料的直接接触相比减少的热流过绝缘层353，所以热性能降低。

可以与绝缘层251接续的、相对厚的绝缘层351覆盖漂移控制 区域343并且分别提供与第一端子331和第二端子332的绝缘。

由于漂移控制区域343的动作，在漂移区域243中沿着积累电 介质350形成积累沟道，以降低横向功率半导体器件的导通状态下 的导通电阻。

如图5A所示，可切换半导体单元140彼此相邻地布置，使得 FET单元200和漂移控制单元300交替地布置在横向功率半导体器 件的直的半导体部分121中。

如上所述，雪崩击穿局限或限制到弯曲半导体部分122，并且因 而不影响可切换半导体单元140、特别是积累电介质350。因此，可 以显著减少积累电介质350中对在雪崩击穿期间产生的热电荷载流 子的捕获。当弯曲半导体部分122中的第三掺杂区域143的峰值掺 杂浓度与第一表面111隔开时该效应进一步改善，因为在本情况下 也减小了热载流子注入到绝缘层251、351中的可能性，该绝缘层 251、351也覆盖弯曲半导体部分122。

横向功率半导体器件的上述布置进一步呈现改善的换向特性， 从而横向功率半导体器件具有改善的雪崩鲁棒性和改善的换向特 性。

在换向期间，必需去除存储在器件中的电荷载流子以使器件进 入阻塞状态。当FET单元200的体二极管操作时，如图5B所示结 构的情况那样，漂移区域243充满电荷载流子。在可切换半导体单 元140的区域中，沿着积累电介质350引导大部分电流作为沟道电 流。此外，当适当定制成能够处理大的体二极管电流时的体二极管 也使得对应于漂移区域243的第三掺杂区域143充满电荷载流子。 当器件现在进入阻塞状态时，朝向第四掺杂区域144增加的弯曲半 导体部分122中的掺杂浓度起到场停止区域的作用，防止电场快速 转向第四掺杂区域144(漏极区域244)。因而，电荷载流子在第三 掺杂区域143中保持更长时间，这带来更缓和的换向。

而且，用于去除正电荷载流子(空穴)的电流密度由于弯曲半 导体部分122的几何效应而减小，因为空穴电流朝向弯曲半导体部 分122的外边界。这带来更高的切换鲁棒性，切换鲁棒性主要由空 穴电流密度决定。这样的行为对于桥接电路和谐振应用是有利的， 其中体二极管可以经受可能导致器件损坏的特定条件下的硬换向。

上述横向功率半导体器件允许半导体主体110(即半导体主体 110的第二侧112)处于源极电位。此外，驱动电路可以容易地集成 到横向地处于功率半导体器件的有源区域外侧的半导体主体110中， 因为外区域以及半导体主体110的背面处于同一电位。

备选地，第四半导体区域144可以在源极电位上，而第一半导 体区域141和/或第二半导体区域142可以在漏极电位上。

在另一方面中，例如通过形成可选的附加掺杂区域246，可以在 可切换半导体单元140的区域中集成反向阻塞晶体管，该附加掺杂 区域246具有与漏极区域244的掺杂类型相反的掺杂类型，并且与 漏极电极232电连接且将漏极区域244与漂移区域243绝缘。图5D 中的电连接由线247指示，但可以例如通过漏极电极232的沟槽化 接触或通过附加掺杂区域246实现，该沟槽化接触或附加掺杂区域 246穿过漏极区域244的一部分而到达第一表面211。在没有向漂移 控制区域343施加电压的情况下，因而提供横向IGBT结构，当栅极 233被充电时该IGBT结构使漂移区域243满溢(flood)。这导致漏 极电压减小，并且漂移控制区域343的电压能够产生持续的沟道， 该持续的沟道在漂移区域243中形成为积累沟道并且在附加掺杂区 域246中形成为反向沟道。该修改改善了横向功率半导体器件的脉 冲电流鲁棒性。此外，反向阻塞能力改善，其将反向电流驱动到具 有定制的掺杂关系的第三掺杂区域143的弯曲半导体部分122中， 针对最佳的二极管性能，特别是由于增加的掺杂浓度而定制该掺杂 关系。此外，通过沿着积累电介质350生成导通沟道并增加施加到 栅极电极233的电压，横向功率半导体器件的有源换向器操作也是 可以的。

参照图6A至图6D，描述一种用于制造横向功率半导体器件的 方法。

提供半导体主体410，该半导体主体410具有半导体衬底449和 在半导体衬底449上的半导体层448。半导体层448可以是掺杂类型 与半导体衬底449的掺杂类型相反的外延生长层。在这种情况下， 半导体层448与半导体衬底449形成pn结。半导体层448也可以是 与半导体衬底449相同的掺杂类型。

半导体层448延伸到图6A所示的半导体主体410的第一表面 411并且形成所述第一表面411。

在另一工艺中，将多个沟槽460形成在半导体层448中。这在 图6A的左部示出。沟槽460沿着其中在后续工艺中形成漂移控制区 域343的区域延伸。可以针对每个漂移控制区域343形成相应的沟 槽460。相邻沟槽460之间的台面区域稍后形成漂移区域243。

当参照图2的方向时，在顶视图中沟槽460可以例如如图2所 示那样从主pn结145之上的区域延伸到主pn结145。因此沟槽460 也延伸通过其中稍后形成第四掺杂区域144的区域。如图2的实施 例中所示，沟槽460可以沿着半导体单元140从半导体主体110的 上边缘延伸到半导体主体110的下边缘。由于在晶片上形成多个横 向功率半导体器件，因此可以形成沟槽460以延伸到其中稍后形成 横向功率半导体器件的边缘的区域。备选地，沟槽460可以延伸到 恰好在第一半导体区域141外部的区域。

在另一工艺中，如图6B的左部所示，在脱氧环境中以升高的温 度对半导体主体410进行回火，以引起半导体层448的半导体材料 的表面迁移，直到沟槽460由半导体材料覆盖，从而形成彼此横向 间隔开的各个空腔461。由于半导体材料的“回流”导致单晶材料， 所以沟槽到除了其中形成漂移控制区域的区域之外的其它区域中的 延伸是不关键的。

作为图示示例，对于具有600V阻塞能力的器件而言，沟槽460 可以具有约300nm到约3000nm的横向宽度和约30μm到约120μm 的长度。沟槽的最小长度可以与连接到横向晶体管的期望阻塞电压 V_B的横向晶体管单元的长度I_T对应。在一个实施例中，以μm单位 的I_T约为5……20*V_B/100V。然而，沟槽可以比这些值更长并且可 以形成为透过一个或多个芯片或甚至通过整个晶片。上述宽度在回 火工艺中改变并且沟槽460的初始宽度应调整为允许该改变。沟槽 460的间距可以在数百nm范围内，这可靠地防止相邻沟槽460在回 火工艺期间合并。沟槽460的深度可以在若干μm范围内。这些尺寸 只是图示性的，而非限制性的。

回火过程中的工艺条件可以根据特定需要来调整。为了图示目 的，当半导体层448为硅半导体时，温度可以在约1000℃到约1150 ℃的范围内。在该温度范围内，半导体层448的半导体材料开始“流 动”并且沟槽460开始通过流动材料靠近。另一方面，由于流动材 料，沟槽460在其下部中加宽。然而，沟槽460彼此间隔开如下横 向距离，该横向距离足以使其下部加宽的沟槽460不合并。

根据一个实施例，在脱氧环境中，例如在约10Torr(约1.3·10³Pa)的低压下的氢环境中，可以执行回火。回火工艺的持续时间可 以改变并且可以根据温度进行选择。在期望回火温度下的典型回火 时间是约10分钟。

在另一工艺中，如图6C的左部所示，形成垂直沟道462，该垂 直沟道462从第一表面411延伸以提供对空腔461的通路。根据一 个实施例，可以形成一个相应的沟道462以延伸到一个相应的空腔 461。根据另一实施例，一个沟道462可以提供对两个或多个空腔461 的通路。

假设为图6C左部中的空管道形状的空腔461具有内部表面。在 另一工艺中，如图6D左部所示，空腔461的内部表面被氧化以形成 相应的绝缘层470，该绝缘层470稍后形成绝缘层353。沟道462提 供氧化环境的通路以扩散到空腔461中。

典型地在功率半导体器件的有源区域外部的区域中形成沟道 462。例如，沟道462可以形成在切口或切割框架的区域中，沿着该 切口或切割框架最终切割半导体主体410以将功率半导体器件彼此 分隔开。

图6A至图6D的左部图示了隔离绝缘层470的形成，该隔离绝 缘层470仅形成在漂移控制区域343下方的区域中。在这种情况下， 沟槽460之间的台面区域保持与半导体衬底449接触。例如，沟槽 460可以形成为延伸得与半导体衬底449一样远，使得相应的绝缘层 470形成在半导体衬底449与半导体层或半导体层448之间的界面区 域中。稍后形成漂移区域的台面区域可以与半导体衬底449形成相 应的pn结。这些pn结将漂移区域与半导体衬底449绝缘。

保留与半导体衬底449接触的漂移区域对于从横向晶体管单元 到热沉的热传送是有利的，热沉通常连接到半导体衬底449的背面， 因为漂移区域(台面区域)的半导体材料与半导体衬底449连续。 为了进一步改善热传送，沟槽460仅可以形成在后续的直的半导体 部分121的区域中。在诸如弯曲半导体部分122的其它区域中，并 且例如在第四半导体区域144下方，不形成沟槽460，使得半导体材 料在这些区域和部分中也分别连续。

除了改善的热传送之外，即使在形成绝缘层471之后也保持空 的空腔261还减少漂移控制区域343与半导体衬底449的电容性耦 合。

在又一实施例中，如图6A至图6D的右部所示，公共绝缘层471 形成在漂移控制区域343和漂移区域243下方。在半导体层448中 形成多个紧密间隔的沟槽465。沟槽是否变换成单个空腔或合并成公 共空腔的相邻沟槽依赖于沟槽的横向间隔(即间距)。当将多个紧 密间隔的沟槽465布置成阵列时，形成空腔466，在顶视图中空腔 466具有阵列的两维延伸。空腔466可以具有如图6B所示的平面形 状。例如，紧密间隔的沟槽465的矩形阵列形成具有圆化拐角的基 本矩形的空腔466(顶视图中可见)，而成行的紧密间隔的沟槽465 形成基本细长的空腔。因此，通过选择沟槽108的布置，可以形成 虚拟的任意空腔布置和形状。

在又一些工艺中，如图6C和图6D的右部所示，形成垂直沟道 467，以向空腔466提供氧化环境的通路，从而在空腔466的内部表 面上形成绝缘层471。沟道467典型地形成在功率半导体器件的有源 区域外部的区域中并且可以任意地位于空腔466的区域中。例如， 沟道467可以形成在切口或切割框架的区域中，沿着该切口或切割 框架最终切割半导体主体410，以将功率半导体器件彼此隔开。通过 使用也在漂移区域243下方的空腔来削弱从横向晶体管到热沉的热 传送。然而，漂移区域243和衬底449之间的电容性耦合减小。

根据一个实施例，通过将仅在漂移控制区域300下方(例如在 靠近横向器件的源极区域的区域中)的管状空腔461与在漂移区域 200和漂移控制区域300二者下方(例如在靠近漏极区域的区域中) 的两维空腔466进行组合，可以实现横向器件的电容性耦合和热性 能之间的折衷。在这种情况下，可以将沟道462、467的数目减少到 总共一个沟道。

通过将空腔466放置在弯曲半导体区域下方，可以避免：在横 向功率半导体器件的二极管操作中或在雪崩期间产生的电子或空穴 到达半导体衬底并因而到达器件的其它部分。

在又一些工艺中，如图5A至图5D所示，形成多个可切换半导 体单元140。每个可切换半导体单元140包括形成在半导体层448 中(特别是其中形成沟槽460的区域之间的台面区域中)的漂移区 域243。漂移控制区域343形成在与漂移区域243相邻且在绝缘层 470之上的半导体层448中。例如，通过刻蚀薄沟槽，在漂移区域 243与漂移控制区域343之间形成积累电介质350。刻蚀停止在绝缘 层470上。随后，利用绝缘材料填充薄沟槽。

半导体单元140形成环状结构120的直的半导体部分121，该 环状结构120在第一表面上的顶视图中具有至少一个弯曲半导体部 分122和至少一个直的半导体部分121。

在另一工艺中，对弯曲半导体部分122进行掺杂，使得弯曲半 导体部分122的掺杂浓度从外弯曲边界145向内边界147增加。这 例如可以使用一个或若干注入掩膜来完成。为了减少工艺步骤的数 目，可以通过掩膜窗口的离子注入以及后续的退火步骤来完成弯曲 半导体部分122的掺杂，以达到掺杂剂的扩散。可以在不对离子注 入进行掩蔽的情况下达到最大掺杂浓度，这例如可以靠近内边界147 进行。在通往外弯曲边界145的通路上，掩膜中窗口的密度减小， 从而减小每单位面积上注入到半导体材料中的掺杂原子的平均量。 可以通过完全阻塞离子注入(即在掩膜中不打开窗口的情况下)来 达到最小掺杂浓度。该工艺可以重复一次或多次。从集成的角度而 言，期望使用在半导体芯片的生产中无论如何都需要的离子注入步 骤和掩蔽步骤。

在图8中给出了示例，图8示出了具有多个窗口881和882的 注入掩膜880。图8中的虚线指示由第三掺杂区域143的部分形成的 弯曲部分122的内边界147和外边界145的位置。窗口881的数目、 尺寸和形状可以在例如径向方向上变化，同时保持给定半径下的圆 周方向上密度恒定。内窗口882可以形成为半圆环。通过改变窗口 881的数目、尺寸和形状中的至少一个，可以局部地调整注入密度。 利用后续退火步骤，注入的掺杂剂扩散以使掩膜880限定的注入图 案光滑。当使用小尺寸窗口时，甚至可以更好地控制所得到的掺杂 的局部变化，并且后续退火步骤的持续时间和/或温度可以减少。

根据另一实施例，如图9A和图9B所示，提供第一掩膜901， 从而覆盖弯曲半导体部分122的外区域(例如图2所示的区域143a)， 并且使得弯曲半导体部分122的内区域(例如区域143b)不被掩蔽。 第一掩膜901包括第一窗口981。使用第一掩膜901作为掺杂掩膜来 注入掺杂剂。然后，形成具有第二窗口982的第二掩膜902。第二窗 口982使得与内区域邻接的外区域的一部分不被掩蔽。根据一个实 施例，第二窗口982的尺寸可以大于第一窗口981的尺寸并且进一 步延伸到外弯曲边界145。在另一注入工艺期间使用第二掩膜902 作为注入掩膜。因而，通过相对于第一窗口981朝着外弯曲边界145 增加第二窗口982的尺寸，注入到弯曲半导体部分122中的掺杂剂 的总量朝着内边界147比朝着外边界145更大。

通过使用第一掩膜901和第二掩膜902，可以得到从内边界147 到外弯曲边界145的至少两阶掺杂分布。当使用多于两个掩膜时， 可以增加掺杂分布中阶的数目。

第一掩膜901和第二掩膜902可以是注入掩膜的部分，这在其 它区域中用于形成诸如第四掺杂区域144、可选的场停止层或第一掺 杂区域141之类的其它掺杂区域。这里，通过适当地组合注入步骤， 可以将光刻步骤的数目保持尽可能少。

根据若干实施例，可以以所有组合排列图8、图9A和图9B中 所示的掩膜窗口881、882、981和982。作为示例，作为对更大的窗 口981、982的附加或备选，也可以在第一掩膜901和/或第二掩膜 902中使用类似例如881的窗口。第二掩膜902和第一掩膜901可以 具有重叠的窗口，类似图9A和图9B所示的窗口981和窗口982。 然而，第二掩膜902的窗口可以仅位于第一掩膜901的掩蔽区域之 上。当然，可以使用多于两个的掩膜。

参照图7，描述用于制造横向功率半导体器件的另一实施例。 在本实施例中，漂移区域和漂移控制区域形成在半导体主体410的 薄膜中。通过中空凹陷和/或凹陷中形成的绝缘层可以提供对背面的 绝缘。这在横向功率半导体器件的二极管操作中避免雪崩期间产生 的电子空穴对到达半导体衬底和到达器件的其它部分。

如图7所示，在半导体主体410的第二表面412中形成例如刻 蚀凹陷480。凹陷480延伸到漂移控制区域343和漂移区域243的底 部区域。

在另一工艺中，可以在凹陷480的露出表面上形成绝缘层471。 凹陷的其余空间可以保持未填充或者可以通过诸如半导体材料或类 似如陶瓷或聚合物的绝缘体的材料形成，该聚合物可以包括其它颗 粒、甚至金属，这改善散热。当留下凹陷480未填充时，即使在没 有任意额外的绝缘层的情况下空凹陷也提供绝缘。因此，空凹陷480 可以形成绝缘层。

如图7所示，绝缘层471和/或凹陷480将漂移区域243和漂 移控制区域343与稍后可以形成在半导体主体410的第二面412上 的任意其它材料绝缘。

为便于描述使用诸如“之上”、“之下”、“下部”、“上方”、 “上部”等的空间相对术语来说明一个元件相对于第二元件的定位。 除了与图中所示方向不同的方向之外，这些术语旨在于涵盖器件的 不同方向。此外，也使用诸如“第一”、“第二”等的术语来描述 各种元件、区域、部分等，并且也并不旨在于进行限制。类似的术 语是指贯穿描述的类似元件。

如这里使用的，术语“具有”、“含有”、“包括”、“包含” 等是开放式术语，指示所述元件或特征的存在，但并不排除附加的 元件或特征。冠词“一个”、“一”和“该”旨在于包括复数以及 单数，除非上下文清楚地另外指出。

考虑到以上范围的变型和应用，应理解到，本发明并不由前面 的描述限制，也不由附图限制。而是本发明仅由下面的权利要求和 其合法的等同方案限制。