具有至少部分地集成的驱动器级的功率晶体管

摘要

本发明的实施例提供了具有至少部分地集成的驱动器级的功率晶体管。一种半导体裸片包括具有第一区域以及与第一区域隔离的第二区域的半导体衬底。设置在半导体衬底的第一区域中的功率晶体管具有栅极、源极和漏极。设置在半导体衬底的第二区域中的栅极驱动器晶体管具有栅极、源极和漏极。栅极驱动器晶体管电连接至功率晶体管的栅极并且可操作用于响应于施加至栅极驱动器晶体管的栅极的外部产生的控制信号而关断或者导通功率晶体管。第一接触焊盘电连接至功率晶体管的源极，第二接触焊盘电连接至功率晶体管的漏极，第三接触焊盘电连接至栅极驱动器晶体管的栅极以用于接收外部产生的控制信号。

说明书

技术领域

本申请涉及功率晶体管，并且更具体地涉及功率晶体管的布置 以及对应的驱动器级。

背景技术

降压转换器广泛用于直流-直流(DC-DC)转换，并且优选地具 有高效率。为了实现高效率，降压转换器输出级的高侧和低侧功率 晶体管必需非常快速地开关并且使用尽可能少的容限(也即空载时 间)。然而，当非常快速地开关时，在至少一个功率晶体管的栅极 上感应产生电压。这种感应的栅极电压导致器件的导通、交叉传导 以及非常高的损耗，除非空载时间非常长。

降压转换器传统地被封装为使输出级的功率晶体管被设置在一 个裸片(芯片)中并且驱动器被设置在单独的裸片上，或者功率晶 体管和驱动器二者完全被集成在单个裸片上。在单独的裸片的情形 中，驱动器与功率晶体管的栅极之间的电感如此高以使得由于在串 联寄生电阻和电感之上的动态电压降而无法完美地控制栅极电压。 这接着在至少一个功率晶体管的栅极处感应产生电压，除非空载时 间增大，从而导致效率降低。

在完全集成的情形中，输出级的功率晶体管与驱动器集成在单 个裸片上。采用该方法，功率晶体管的设计限定于驱动器技术，这 提供了受限的击穿电压。采用该方法限制了降压转换器输出级的低 侧和高侧晶体管的最大阻断电压。例如，功率晶体管的Rdson(导通 电阻)和FOM(品质因数)非常差，这是由于采用传统的完全集成 方法仅横向晶体管是可用的。因此也限制了完全集成技术的最大效 率。

发明内容

在本文中所描述的实施例将驱动器末级的至少下拉晶体管与 DC-DC转换器输出级的功率晶体管单片集成在相同裸片上，而驱动 器的其它部分设置在单独的裸片上。至少该下拉晶体管可以从驱动 器裸片移除，从而消除了裸片之间的寄生电阻和电感，并且因此允 许减小的空载时间和增大的转换器效率。可以使用在裸片的与功率 晶体管电隔离的区域中的功率晶体管的技术来实施将驱动器的一部 分与转换器的功率晶体管集成在相同裸片上，例如通过电介质填充 的深沟槽或其它合适的结构。

根据半导体裸片的实施例，裸片包括具有第一区域以及与第一 区域隔离的第二区域的半导体衬底。功率晶体管设置在半导体衬底 的第一区域中，并且具有栅极、源极和漏极。逻辑上形成驱动器的 一部分的栅极驱动器晶体管设置在半导体衬底的第二区域中，并且 具有栅极、源极和漏极。栅极驱动器晶体管电连接至功率晶体管的 栅极，并且可操作用于响应于从驱动器接收的外部产生的控制信号 而关断或导通功率晶体管。第一接触焊盘电连接至功率晶体管的源 极，并且第二接触焊盘电连接至功率晶体管的漏极。第三接触焊盘 电连接至栅极驱动器晶体管的栅极以用于接收外部产生的控制信 号。

根据集成电路的实施例，集成电路包括第一半导体裸片和第二 半导体裸片。第一半导体裸片包括可操作用于产生控制信号的控制 逻辑，以及驱动器的可操作用于响应于控制信号而控制功率晶体管 的开关的部分。第二半导体裸片包括具有第一区域以及与第一区域 隔离的第二区域的半导体衬底。功率晶体管设置在半导体衬底的第 一区域中，并且具有栅极、源极和漏极。栅极驱动器晶体管设置在 半导体衬底的第二区域中，并且具有栅极、源极和漏极。栅极驱动 器晶体管电连接至功率晶体管的栅极，并且可操作用于响应于施加 至栅极驱动器晶体管的栅极的控制信号而关断或导通功率晶体管。 栅极驱动器晶体管逻辑上形成驱动器的一部分。第一接触焊盘电连 接至功率晶体管的源极，并且第二接触焊盘电连接至功率晶体管的 漏极。第三接触焊盘电连接至栅极驱动器晶体管的栅极以用于从第 一半导体裸片接收控制信号。

根据制造半导体裸片的方法的实施例，方法包括：提供具有第 一区域以及与第一区域隔离的第二区域的半导体衬底；在半导体衬 底的第一区域中形成功率晶体管，功率晶体管具有栅极、源极和漏 极；在半导体衬底的第二区域中形成逻辑上形成驱动器的一部分的 栅极驱动器晶体管，栅极驱动器晶体管具有栅极、源极和漏极，栅 极驱动器晶体管电连接至功率晶体管的栅极，并且可操作用于响应 于从驱动器接收的外部产生的控制信号而关断或导通功率晶体管； 将第一接触焊盘电连接至功率晶体管的源极；将第二接触焊盘电连 接至功率晶体管的漏极；以及将第三接触焊盘电连接至栅极驱动器 晶体管的栅极以用于接收外部产生的控制信号。

本领域技术人员在阅读了以下详细说明并且查看附图，将认识 到附加的特征和优点。

附图说明

附图中部件无需按照比例绘制，替代地强调的是对于本发明原 理的说明解释。此外，在附图中，相同附图标记表示对应的部件。 在附图中：

图1示出了DC-DC转换器集成电路的示意图；

图2示出了DC-DC转换器集成电路的输出级裸片的剖视图；

图3示出了DC-DC转换器输出级裸片的接触焊盘布局的顶视平 面图；

图4示出了DC-DC转换器输出级裸片的另一接触焊盘布局的顶 视平面图；

图5示出了DC-DC转换器输出级裸片的又一接触焊盘布局的顶 视平面图；

图6示出了单片集成在DC-DC转换器集成电路的输出级裸片中 的横向沟道驱动器级晶体管的剖视图；

图7示出了单片集成在DC-DC转换器集成电路的输出级裸片中 的另一横向沟道驱动器级晶体管的剖视图；

图8示出了单片集成在DC-DC转换器集成电路的输出级裸片中 的垂直沟道驱动器级晶体管的剖视图；

图9示出了另一DC-DC转换器集成电路的示意图；

图10示出了DC-DC转换器输出级裸片的示意图；

图11示出了连接至DC-DC转换器集成电路的功率晶体管的最 末驱动器级的示意图，以及其中单片集成了晶体管的裸片的对应的 顶视平面图；

图12示出了连接至DC-DC转换器集成电路的功率晶体管的多 级驱动器的示意图，以及其中单片集成了晶体管的裸片的对应的顶 视平面图。

具体实施方式

根据在本文中所描述的实施例，至少驱动器末级的下拉晶体管 与DC-DC转换器输出级的功率晶体管单片集成在相同裸片上。这样 的集成通过减小低侧晶体管与驱动器之间的寄生电感而避免了转换 器输出级的低侧功率晶体管的感应导通。驱动器级的一个、多个或 所有可以集成在输出级裸片中。驱动器的其它部分设置在单独的裸 片中。DC-DC转换器可以具有减小的空载时间和增加的效率，因为 至少下拉晶体管从驱动器裸片移除并且设置在输出级裸片中。转换 器输出级裸片的包含驱动器级的一部分的区域与裸片的包含转换器 功率晶体管的区域隔离以确保正确的操作。可以通过在本文中稍后 详细描述的电介质填充的深沟槽或其它合适的结构提供该隔离。

图1示出了DC-DC转换器集成电路(IC)的实施例的示意图。 DC-DC转换器IC包括第一和第二半导体裸片(芯片)100、102。第 二裸片102包括DC-DC转换器的输出级104，并且第一裸片100包 括驱动器106的用于控制被包括在第二裸片102中的输出级功率晶 体管HS_FET、LS_FET的开关的部分。输出级功率晶体管HS_FET、LS_FET可以设置在单独的裸片或相同裸片中。

第二裸片102可以包括诸如功率MOSFET(金属氧化物半导体 场效应晶体管)的至少一对高侧和低侧功率晶体管HS_FET、LS_FET。 每个高侧晶体管HS_FET的漏极连接至源电压(Vdd)，并且每个低侧 晶体管LS_FET的源极连接至接地。每个高侧晶体管HS_FET的源极与每 个低侧晶体管LS_FET的漏极通过对应的电感器(L)和输出电容器 (Cout)连接至负载108。每个晶体管对HS_FET、LS_FET提供相位电流 至负载108。由驱动器106在不同时间导通和关断高侧和低侧晶体管 HS_FET、LS_FET以使得相对稳定的电压被提供至负载108，不论负载条 件如何。驱动器106的一部分设置在第一(驱动器)裸片100中。 例如驱动器裸片100可以包括用于响应于输入信号(IN)而产生驱 动信号(D1、D2)的控制逻辑110、用于响应于控制逻辑110所产 生的第一驱动信号D1而产生控制被包括在第二(输出级)裸片102 中的高侧晶体管HS_FET的开关的第一控制信号HS的物理上完整的驱 动器112、以及用于响应于控制逻辑110所产生的第二驱动信号D2 而产生控制被包括在输出级裸片102中的低侧晶体管LS_FET的开关的 第二控制信号LS的物理上完整的驱动器114。用于该转换器的控制 器可以在包含图1所示部件的封装外部，并且如传统进行的那样电 连接至每个相位，特别是在多相位DC-DC转换器的情况下。

图2示出了输出级半导体裸片102的剖视图，其包括DC-DC转 换器IC的高侧和/或低侧功率晶体管HS_FET、LS_FET。输出级裸片102 包括具有第一区域202以及与第一区域202隔离的第二区域204的 半导体衬底200。可以使用任何类型的半导体衬底200，诸如硅晶片、 SiC晶片、GaN晶片等等。同样地，输出级104的功率晶体管HS_FET、 LS_FET可以是单晶或者化合物半导体器件。晶体管沟槽210可以使用 相同布局和工艺形成在衬底200的两个区域202、204中。如果因为 不同FET的不同功能而需要调整，可以容易地改变两个区域。由采 用电介质208填充的深沟槽206隔离了第一和第二区域202、204， 电介质诸如在衬底200的相对的主表面201、203之间延伸的氧化物。 其它标准技术可以用于将第一和第二区域202、204相互隔离。

高侧和低侧晶体管HS_FET、LS_FET设置在半导体衬底200的第一 区域202中。高侧和低侧晶体管HS_FET、LS_FET各自具有栅极(G)212、 源极(S)214、具有高掺杂接触区域218的本体区域216、以及漏极 (D)220。高侧晶体管HS_FET并未在图2中，并且可以具有与低侧 晶体管LS_FET相同或不同的构造。例如，高侧晶体管HS_FET可以小于 低侧晶体管LS_FET，如果DC-DC转换器的占空比基本上小于50％。 为了便于描述，在LS_FET的上下文中描述图2。然而，接下来描述的 裸片区域和电连接可以是用于HS_FET而替代了LS_FET。

通常，被包括在驱动器裸片中的物理上部分驱动器的至少栅极 驱动器晶体管单片集成在输出级裸片的第二区域中。例如，被包括 在驱动器裸片100中的物理上部分驱动器114的栅极驱动器下拉晶 体管(PD)可以单片集成在输出级裸片200的第二区域204中，并 且电连接至设置在输出级裸片200的第一区域202中的低侧晶体管 LS_FET，如图1和图2示意性所示。特别地根据该实施例，下拉晶体 管PD的漏极222连接至低侧晶体管LS_FET的栅极212，并且下拉晶 体管PD的源极224连接至低侧晶体管LS_FET的源极214。在下拉晶 体管PD的漏极222与低侧晶体管LS_FET的栅极212之间的直接连接 在关断了器件时在栅极与源极之间提供了低感应短路。采用该配置 使得低侧功率晶体管LS_FET的感应导通变得远不可能。结果不需要附 加的转换容限(也即附加的空载时间)以引起感应导通，从而允许 DC-DC转换器的增大的开关频率，这接着大大提高了转换器的效率。

栅极驱动器下拉晶体管PD的漏极222可以通过标准TSV(硅通 孔)或标准TSV与结构化的背侧金属化层组合而连接至低侧晶体管 LS_FET的栅极212。该连接未示出在图2中。通常，下拉晶体管PD 响应于施加至下拉晶体管PD的栅极226的对应的控制信号(LS) 而关断或者导通低侧晶体管LS_FET。如同低侧晶体管LS_FET，下拉晶 体管PD也具有本体区域228，本体区域具有高掺杂接触区域230。 集成在输出级裸片102中的下拉晶体管PD在逻辑上使得被包括在驱 动器裸片100中的部分驱动器114完整，如图1中虚线框所示，并 且下拉晶体管PD从被包括在驱动器裸片100中的部分驱动器114 接收控制信号LS。

在图2中，集成在输出级裸片102中的功率晶体管HS_FET、LS_FET是垂直MOS器件，在该垂直MOS器件中晶体管栅极212设置在形 成于半导体衬底200中的沟槽210中，并且由电介质材料232与周 围的半导体材料绝缘。高侧和低侧晶体管HS_FET、LS_FET的垂直沟道 在高侧和低侧晶体管HS_FET、LS_FET的源极与漏极214、220之间沿着 半导体衬底200中每个沟槽210而延伸。进一步根据该实施例，单 片集成在输出级裸片102中的栅极驱动器下拉晶体管PD是nMOS 晶体管，其响应于从被包括在驱动器裸片100中的部分驱动器114 接收的控制信号LS而关断低侧晶体管LS_FET。下拉晶体管PD也设 置在形成于半导体衬底200中的相应绝缘沟槽210中，并且具有在 下拉晶体管PD的源极和漏极224、222之间沿着半导体衬底200中 的沟槽210而延伸的垂直沟道。

如果输出级裸片102的大部分区域可以隔离，针对输出级104 的功率晶体管HS_FET、LS_FET可以使用与nMOS栅极驱动器下拉晶体 管PD类似的或者相同的工艺。这导致下拉晶体管PD的更好的性能 以及对于组合的低工艺复杂性。nMOS的集成示出在图2中。衬底 200的两个区域202、204均未经由背侧金属化层234和/或封装(未 示出)短路。替代地，如图2所示对在衬底200背侧230处的任何 金属化层234图案化以确保正确的隔离。省略了端子结构、指部、 附加的电极、以及其它优化结构以便于解释说明。此外，晶体管结 构的几何形状无需按照比例绘制。

外部电连接通过接触焊盘而被提供至被包括在输出级裸片102 中的晶体管。例如在示出了DC-DC转换器输出级104的低侧晶体管 LS_FET和驱动器106的下拉晶体管PD的图2中，隔离的接触焊盘236、 238可以被提供在衬底200的背侧203处以用于两个晶体管LS_FET、 PD的漏极220、222。当下拉晶体管PD的漏极已经连接至功率FET 栅极时，接触焊盘238是可选的。附加的接触焊盘240可以被提供 在衬底200的正面201处以用于低侧和下拉晶体管LS_FET、PD的共 用源极连接。该接触焊盘240通过电介质层242而与衬底200隔离。 其余的接触焊盘未示出在图2中。

低侧晶体管LS_FET和栅极驱动器下拉晶体管PD之间的电路连接 示意性示出在图2中，也即下拉晶体管PD的漏极222电连接至低侧 晶体管LS_FET的栅极212，并且向下拉晶体管PD的栅极226提供单 独的电连接以从被包括在驱动器裸片100中的部分驱动器114接收 控制信号LS。附加的接触焊盘(图1中标为“SENSE”)可以提供 用于感测低侧晶体管LS_FET的栅极。该接触焊盘未示出在图2中并且 可以省略。

图3至图5示出了用于DC-DC转换器输出级104的低侧晶体管 LS_FET以及驱动器106的栅极驱动器下拉晶体管PD的接触焊盘配置 的各个实施例。在图3中，第一接触焊盘(“PD栅极”)300设置 在衬底200上方以用于提供去往单片集成在输出级裸片102的第二 区域204中的栅极驱动器下拉晶体管PD的栅极226的外部电连接。 nMOS下拉晶体管PD可以在半导体衬底200的第二区域204中设置 第一接触焊盘300之下，如果对于合理的Rdson和可靠的键合所需 的面积是相似的。在一个实施例中，栅极驱动器下拉晶体管PD具有 500mΩ或更小的Rdson。第二接触焊盘(LS_FET源极，PD源极)302 也设置在衬底200上方以用于提供去往转换器输出级104的下拉晶 体管PD和低侧晶体管LS_FET的两个源极214、224的外部电连接。 第三接触焊盘(LS_FET栅极)304也可以设置在衬底200上方以用于 提供去往低侧功率晶体管LS_FET的栅极212的可选的外部电连接。该 接触焊盘304可以省略，如果不需要感测低侧晶体管LS_FET的栅极电 压。接触焊盘300、302、304通过电介质材料306相互绝缘。

图4示出了与图3所示类似的接触焊盘布局实施例。用于栅极 驱动器下拉晶体管PD的栅极226的接触焊盘300可以具有更大的面 积，以当对向nMOS下拉晶体管PD的栅极226进行充电时承受甚 至更高的电流。此外，用于低侧功率晶体管LSFET的栅极212的接 触焊盘304设置在衬底200的背侧203处而不是正面201处，并且 因此在图4中未示出。在该实施例中，如图4所示附加的接触焊盘 308电连接至下拉晶体管PD的漏极222。在该情形中，下拉晶体管 PD是横向器件，并且用于下拉晶体管PD的漏极接触焊盘308例如 通过从衬底200的第一主表面201延伸至相对的主表面203的TSV 而电连接至低侧晶体管LS_FET的栅极212。

图5示出与图4所示类似的接触焊盘布局实施例，然而，用于 栅极驱动器下拉晶体管PD的栅极226的接触焊盘300具有在如图3 和图4所示对应的接触焊盘300之间的区域。另外其它接触焊盘布 局也是可能的。

用于垂直低侧晶体管LS_FET并且可选地用于栅极驱动器下拉晶 体管PD的漏极接触焊盘如在本文中所描述的那样被提供在衬底200 的背侧203处，并且因此在图3至图5中未示出。

图6示出了在沿着图4中标注为I-II的线条、在接触焊盘金属化 层下方的区域中的DC-DC转换器的输出级裸片102的剖视图。根据 该实施例，单片集成在输出级裸片102的第二区域204中的栅极驱 动器下拉晶体管PD是横向MOSFET而不是垂直沟道器件。同样地， 下拉晶体管PD的源极和漏极400、402均设置在衬底404的相同侧 面处，并且通过相应的接触部分406、408而接触。在源极侧的接触 部分406也可以连接至晶体管本体412的高掺杂接触区域410。下拉 晶体管PD的栅极414通过栅极电介质416与衬底404绝缘。电连接 的特定点在图4和图6中标注为“A”、“B”和“C”。

图7示出了沿着图4中标注为I-II的线条、在接触焊盘金属化层 的下方的区域中DC-DC转换器的输出级裸片102的另一实施例的剖 视图。图7中所示实施例类似于图6中所示，然而，横向栅极驱动 器下拉MOSFET PD设置在沟槽418中。电介质420覆盖了沟槽418 的侧壁和底部。电连接的特定点在图4和图7中标注为“A”、“B” 和“C”。

图8示出了沿着图4中标注为I-II的线条、在接触焊盘金属化层 的下方的区域中DC-DC转换器的输出级裸片102的又一实施例的剖 视图。根据该实施例，单片集成在输出级裸片102的第二区域204 中的栅极驱动器下拉晶体管PD是增强n沟道沟槽FET。特别地，下 拉晶体管PD的栅极500设置在利用电介质504加衬的沟槽502中。 场电极506可以在沟槽502中被提供栅极电极500下方并且与栅极 电极500绝缘。下拉晶体管PD的源极508设置在衬底512的本体区 域510中。漂移区域514在本体区域510下方，并且下拉晶体管PD 的漏极516在漂移区域514下方。电连接的特定点在图4和图8中 标注为“A”、“B”和“C”，其中A＝漏极，C＝源极，反之亦然。 电流从C流至A。可选的场板阻挡了来自功率FET的漏极电势进入 下拉晶体管PD的有源区域。

图9示出了DC-DC转换器集成电路(IC)的另一实施例的示意 图。图9的DC-DC转换器IC类似于图1中所示的DC-DC转换器IC， 然而，输出级裸片102包括驱动器106的用于高侧功率晶体管HS_FET的栅极驱动器上拉晶体管(PU)，而不是用于低侧功率晶体管LS_FET的栅极驱动器下拉晶体PD。备选地或者除了高侧功率晶体管HS_FET之外，也可以在低侧功率晶体管LS_FET处使用栅极驱动器上拉晶体管 PU。在图9的示例性电路中，其为在驱动器裸片100中的在物理上 完整的低侧驱动器级114。高侧驱动器级112在驱动器裸片100中在 物理上仅部分地完整。高侧驱动器级112的栅极驱动器上拉晶体管 PU设置在输出级裸片102中，并且如图9所示电连接至转换器输出 级104的高侧功率管晶体管HS_FET。上拉晶体管PU例如响应于施加 至上拉晶体管PU的栅极的控制信号HS而经由自举电路(未示出) 将高侧晶体管HS_FET连接至电源电压Vsup。集成在输出级裸片中的 上拉晶体管PU在逻辑上完成了如图9中虚线框所示被包括在驱动器 裸片100中的部分高侧驱动器级112，并且从部分高侧驱动器级112 接收控制信号HS。上拉晶体管PU相对于栅极驱动器下拉晶体管PD 而设置在与如前在本文中所述功率晶体管HS_FET、LS_FET不同的输出 级裸片102的半导体衬底的区域中，从而确保了DC-DC转换器的正 确的操作。

图10示出了DC-DC转换器IC的输出级裸片102的另一实施例 的示意图。根据该实施例，低侧和/或高侧驱动器级114、112的下拉 和上拉晶体管PD、PU均单片集成在输出级裸片102中。在图10中 采用方块示出了去往低侧功率晶体管LS_FET以及栅极驱动器下拉和 上拉晶体管PD、PU的各个外部接触连接。用于低侧功率晶体管LS_FET的漏极接触焊盘标注为“LS_FET漏极”，用于低侧功率晶体管LS_FET和栅极驱动器下拉和上拉晶体管PD、PU的共用的源极接触焊盘标 注为“源极”，用于栅极驱动器上拉晶体管PU的电源电压接触焊盘 标注为“V_supply”，用于下拉和上拉晶体管PD、PU的栅极接触焊盘 标注为“PU/PD栅极”，以及用于低侧功率晶体管LS_FET的可选的栅 极接触焊盘标注为“LS_FET栅极”。

图11示出了单片集成在输出级裸片102中低侧驱动器级114的 下拉和上拉晶体管PD、PU的另一实施例。图11的上部分示意性示 出了在下拉和上拉晶体管PD、PU与低侧功率晶体管LS_FET之间的电 连接。图11的剩余部分部分地示出了下拉和上拉晶体管PD、PU的 物理实施方式以及形成在半导体衬底上方的金属层中的对应的电连 接。上拉晶体管PU的源极(S)通过第一金属区域600连接至正性 电源电压V+。下拉晶体管PD的源极(S)通过第二金属区域602 连接至低侧功率管晶体管LS_FET的源极。上拉和下拉晶体管PU、PD 的漏极(D)通过第三金属区域604连接在一起并且连接至低侧功率 晶体管LS_FET的栅极。上拉和下拉晶体管PU、PD的栅极(G)通过 第四金属区域606连接在一起以便控制由驱动器裸片100所产生的 信号输入LS。根据该实施例，上拉和下拉晶体管PU、PD的源极、 漏极和栅极设置在沟槽608中，例如在输出级裸片102的边缘区域 中。沟槽隔离电介质610设置在沟槽608的侧壁和底部上，也即上 拉和下拉晶体管PU、PD是横向器件。

图12示出了单片集成在输出级裸片102中的低侧驱动器级114 的下拉和上拉晶体管PD、PU的又一实施例。根据该实施例，低侧 晶体管驱动器114具有至少两级，每一级包括上拉晶体管(Px)和 下拉晶体管(Nx)。图12的上部分示意性示出了在多级低侧驱动器 114的下拉和上拉晶体管Px、Nx之间、以及在多级驱动器114与低 侧功率晶体管LS_FET之间的电连接。图12的剩余部分部分地示出了 多级驱动器114的下拉和上拉晶体管Px、Nx的物理实施方式，以及 在半导体衬底上方的一个或多个金属层中形成于多级驱动器114的 下拉和上拉晶体管Px、Nx与低侧功率晶体管LS_FET之间的对应的电 连接。根据该实施例，上拉和下拉晶体管Px、Nx的源极、漏极和栅 极设置在沟槽608中，例如在输出级裸片102的边缘区域中。沟槽 隔离电介质610设置在沟槽608的侧壁和底部上，也即上拉和下拉 晶体管Px、Nx是横向器件。

制造输出级裸片的方法包括：提供具有第一区域以及与第一区 域隔离的第二区域的半导体衬底，在半导体衬底的第一区域中形成 低侧功率晶体管，在半导体衬底的第二区域中形成栅极驱动器晶体 管，将第一接触焊盘电连接至功率晶体管的源极，将第二接触焊盘 电连接至功率晶体管的漏极，以及将第三接触焊盘电连接至栅极驱 动器晶体管的栅极以用于接收外部产生的控制信号。

诸如“之下”、“下方”、“低于”、“之上”、“上方”等 等的空间相对性术语用于便于解释说明一个元件相对于第二元件的 位置。这些术语意在除了附图中所示不同朝向之外还包括器件的不 同朝向。此外，诸如“第一”、“第二”等等的术语也用于描述各 个元件、区域、部分等等，并且并非意在限定。说明书全文中相同 的术语涉及相同的元件。

如在本文中使用的，术语“具有”、“含有”、“包括”、“包 含”等等是开放性术语，这些开放性术语指示了所述元件或特征的 存在，但是并未排除附加的元件或特征。术语“一”、“一个”和 “该”意在包括复数以及单数形式，除非上下文给出明确相反指示。

在变形例和本申请的以上范围的教导下，应该理解的是本发明 不应由前述说明书限定，或者也不由附图所限定。替代地，本发明 仅由所附权利要求以及它们的法律等价形式所限定。