一种逐位逼近型模数转换器的电容非线性校准电路及方法

摘要

本发明属于模数转换器技术领域，具体为一种逐位逼近型模数转换器的电容非线性校准电路及方法。电路结构包括一数模转换器，时钟控制电路，校正逻辑控制电路，误差测量及存储电路，加法器逻辑，比较器以及逐位逼近型模数转换器逻辑电路。该方法步骤为：校准逻辑控制电路开启，模数转换器进行误差测量，误差测量及存储电路分别计算各位电容的误差系数并存储；待误差系数都存储完毕，校准逻辑控制电路关闭，模数转换器通过加法器将输出码与误差系数相加得到最终校准输出码。本发明适用于高精度低功耗逐位逼近型模数转换器，主要优势在于不增加额外模拟电路的情况下校准电容阵列中由于寄生电容及电容阵列失配引起的非线性误差，硬件及功耗代价小。

说明书

技术领域

本发明属于模数转换器技术领域，具体涉及一种桥接式电容阵列型逐位逼近型模数转换器的电容非线性校准电路及方法，可以补偿由于工艺偏差带来的电容非线性问题。

背景技术

随着集成电路的发展和摩尔定律的不断自我实现，现代模拟和模数混合的电路要求功耗越来越小、精度越来越高。在此机遇下，传统的模数转换器的应用领域也发生了重要变化，在中等速度中等精度要求下，逐位逼近型模数转换器由于其极低功耗和小面积正受到人们的广泛关注，其在医疗仪器、工业控制及微机接口等领域应用越来越广泛。受益于工艺尺寸的缩小，桥接式电容阵列型逐位逼近型模数转换器在面积、功耗和速度效益上得到了极大的提升；在8 ～ 12位精度范围内，采样率提高到100 MHz 到 GHz，FoM值也缩小到100 fJ/conv-step。

图1显示了传统桥接式电容阵列型逐位逼近型模数转换器的架构，包括采样保持电路101，偏置及时钟电路102，一个桥接式电容阵列型数模转换器103,一个比较器104和一个逐位逼近逻辑电路105。首先偏置及时钟电路102产生的采样信号控制采样保持电路101采样输入信号V_in；比较器104在采样结束后进行比较，得出第一位输出结果；逐位逼近逻辑电路105将根据比较结果控制电容阵列103切换开关，从而使输入V_in减小或者增大1/2(V_refp-V_refn) 的值；然后再进行第二次比较；以此类推，逐位逼近，比较n次后得到输出码D_out。

随着工艺尺寸的缩小，为了减小面积和提高速度，电容阵列中的单位电容取值越来越小。然而，随之而来的是电容阵列中电容之间的失配问题以及电容互连线产生的寄生电容影响使得电容阵列不是精确的二进制比例关系，从而引起了电容阵列非线性误差问题，严重限制了模数转换器有效位数的提升，特别是当精度要求达到10位以上时。图2给出了具体的电容阵列；其中C_pl、C_pm分别为桥接两边电容阵列上极板对地的等效寄生电容；考虑上每位电容的制作工艺偏差，第i位电容可表示为：C_i= 2^i-1C₀+ΔC_i其中C₀为单位电容值；ΔC_i为第i位电容的失配值。

为了解决电容阵列的非线性问题；已有不同的方法被提出来。其中主流方式有三种：

一、版图级方法，通过精确地修改桥接电容大小去匹配两边分段电容以提高精确度；这种方法一定程度上改善了寄生电容C_pl、C_pm的影响；但它没能解决电容间的失配问题。

二、利用额外的补偿电容阵列来测量每一位电容的失配值ΔC_i并存储补偿电容的补偿码；当正常转换时，将失配值ΔC_i加回每一位电容上，从而达到校准目的。这种方法的主要问题是电容面积消耗大。

三、利用额外的模拟电路来测量每一位电容的真实权重，并将之存储在寄存器中，在正常转换过程中，通过修正权重达到校准目的。该方法与本发明存在着相似性，但其需要额外的模拟电路，功耗需求较大。

发明内容

本发明的目的在于提供一种适用于高精度低功耗的桥接式电容阵列型逐位逼近型模数转换器的电容非线性校准电路及方法。其不需要额外的模拟电路，而通过电容阵列的特殊切换方式来测量误差系数，在硬件代价和功耗代价上存在优势。

本发明提出的逐位逼近型模数转换器的电容非线性校准电路，其电路结构包含：一个桥接电容阵列型的数模转换器301；一个用于产生采样和比较时钟的时钟控制电路302；一个用于控制整个电路处于误差测量模式或正常转换模式的校准逻辑控制电路303；一个用于计算及存储误差系数的误差测量逻辑及存储电路304；一个用于将模数转换器输出码与误差系数相加的加法器电路305；一个比较器电路306和一个用于正常模式下控制整个模数转换器的控制逻辑电路307；其中：

所述校准逻辑控制电路303控制整个电路为两个模式，误差测量模式和正常转换模式；电路上电后，先进入误差测量模式，时钟控制电路302产生两路不同的采样信号分别给两边差分电路；控制逻辑电路307控制电容阵列模数转换器301测量两边各位电容的误差系数；利用第n位电容与其后所有位电容总和应该相等的原理，误差测量及存储电路304分别计算各位电容的误差系数并存储于寄存器中；待所有位数的误差系数都存储完毕后，校准逻辑控制电路303关闭，进入正常转换模式，时钟控制电路302产生两路统一采样信号；控制逻辑电路307控制电容阵列模数转换器301通过比较器306转换出数字码；并通过加法器电路305将数字码与误差系数相加得到最终校准输出码。如图3所示。

 

本发明中，在误差测量模式下，利用第n位电容与其后所有位电容总和应该相等的原理；通过误差测量逻辑及存储电路304控制电容阵列301以特殊切换方式进行误差系数测量；正常模式下，将测得的误差系数加到最终输出码上，从而达到校准目的；

所述特殊切换方式为：当电容阵列中第n位的电容下极板增加一个基准电压值，同时其后面所有位的电容下极板减小相同电压值时，可以在上极板处得到一个包含该位电容误差系数信息的电压值，通过误差测量逻辑及存储电路304可提出具体的误差系数值。

 

本发明中与传统的校准方法不同，不需要额外的模拟电路测量误差系数，而是通过电容阵列特殊的开并切换方式来测量，当电容阵列中第n位的电容下极板增加一个基准电压值，同时其后面所有位的电容下极板减小相同电压值时，可以在上极板处得到一个包含该位电容误差系数信息的电压值，通过误差测量逻辑及存储电路304可提出具体的误差系数值，并依此在最终输出码加上误差系数修正输出。

本发明不需要额外的模拟电路，而是通过嵌入一段校准逻辑，适用于不同速率的电容阵列型逐位逼近型模数转换器，具有可移植性，低功耗设计的优势。

附图说明

图1为传统桥接式电容阵列型逐位逼近型模数转换器架构示意图。

图2为桥接式电容阵列寄生电容示意图。

图3为本发明所述逐位逼近型模数转换器的校准装置示意图。

图4为本发明测量第i位电容误差系数的开关切换方式示意图。

具体实施方式

下面对本发明中提出的一种逐位逼近型模数转换器的电容非线性校准算法及电路作进一步说明。

本发明提出的校准装置包含7个模块，如图3分别为：一个桥接电容阵列型的数模转换器301；一个用于产生采样和比较时钟的时钟控制电路302；一个用于控制整个电路处于误差测量模式或正常转换模式的校准逻辑控制电路303；一个用于计算及存储误差系数的误差测量逻辑及存储电路304；一个用于将模数转换器输出码与误差系数相加的加法器电路305；一个比较器电路306和一个用于正常模式下控制整个模数转换器的控制逻辑电路307。

本校准装置各部件的具体实现方式及功能分别说明如下：（以高7位，低4位桥接电容阵列为例，不失一般性，本算法及校准装置对于任意高m位低n位桥接电容阵列均适用）

设电容阵列型的数模转换器301采用高7位低4位的桥接式结构，每个电容下极板可由开关切换选择三个电平：正参考电压V_refp，负参考电压V_refn，以及共模电压V_cm，其中 ，V_cm = 1/2(V_refp+V_refn)。初始状态下，所有电容下极板接V_cm。

比较器电路306输出结果由输入V_ip/V_in电平比较结果决定：当第i位输入电平V_ip > V_in 时，输出数字码1，并且控制逻辑电路307控制该位P端电容开关由V_cm跳至V_refn，N端电容开关由V_cm跳至V_refp；当V_ip < V_in时，输出数字码0，控制逻辑电路307控制该位P端电容开关由V_cm跳至V_refp，N端电容开关由V_cm跳至V_refn。

本发明电路误差测量模式与正常转换模式相互独立，由校准使能信号Cali_EN控制。当其为有效时，电路进入误差测量模式；此时输入V_ip/V_in均设定为共模电平V_cm；校准逻辑控制电路303将控制时钟控制电路302产生两路采样信号Clk_sp/Clk_sn以及控制逻辑电路307进入校准逻辑。首先，电路将对P端电容阵列的高7位电容进行误差系数测量；并将这7个误差系数存储到寄存器中；再对N端电容阵列的高7位电容进行误差系数测量并存储；误差测量逻辑及存储电路将对此7对误差系数分别取平均。然后，Cali_EN关闭，电路进入正常转换模式。校准逻辑控制电路303控制产生相同的采样信号Clk_sp= Clk_sn，并使控制逻辑电路307进入正常转换模式。采样开关S/H将采样输入信号V_ip/V_in，通过正常转换得到初始输出码D_raw。最后，将D_raw与7个主要位的误差系数相加得到最终校准输出码D_out。

本发明提出的电容阵列特殊的切换方式测量误差系数并进行校正，具体实施包括以下步骤（如图4以测量N端第i位电容的误差系数为例；不失一般性，对两端任意位电容均适用）：

步骤1，Cali_EN有效，输入V_ip/V_in均设定为共模电平V_cm；采样开关接通；N端第i位电容C_i下极板接V_refp，第i位以上所有高位电容接V_cm；第i位以下所有低位电容接V_refn；P端所有电容下极板接V_cm。

步骤2，采样开关断开；N端所有电容下极板全部接至V_cm；P端所有电容下极板保持不变，电容阵列回复到正常转换模式下的初始状况。此时N端电平变为                                                ，其中C_i’为第i位以下所有低位电容值总和，理想状况下，C_i = C_i’。

步骤3，模数转换器进行正常转换，得到为V_cm-V_x的数字输出码D_i：

  公式（1） 

其中D_cm是共模电平V_cm对应的数字输出码。

步骤4，误差测量逻辑及存储电路通过计算求出误差系数Δβ_i。首先，分析图2是寄生电容C_pl，C_pm对电路转换的影响：

  （2）

其中b_i代表第i位的输出码1或-1，C_att为桥接电容；C_lsb代表桥接电容低4位等效到高位的总电容     （3）；

再考虑每位电容存在着失配，由公式（2）可知，该模数转换器得出的输出码正确权重β_i应该为：

   （4）

由于电容失配符合正态分布，桥接电容以下的低4位电容失配对输出结果影响不大，可忽略，所以此发明只针对高7位电容进行权重误差校准。

从以上分析可知正确的输出码应为：

  （5）

由公式（4）（5）可以得出第i位电容的权重误差系数Δβ_i为：

    （6）

将公式（1）代入公式（6）可以得出

               （7）

至此，本发明中的误差测量逻辑及存储电路就是根据公式（7）用减法器将D_i与D_cm相减、移位后得到误差系数Δβ_i并将之存于寄存器中。