可程序编辑电阻元件记忆体、操作方法及电子系统

摘要

本发明在两个以上的垂直层中的多条导线与接触孔交叉所建立的可程序编辑电阻元件。有多条第一导线与多条第二导线相互垂直，但在不同的垂直层。可程序编辑电阻元件制造在第一和第二/第三导线之间的接触孔。可程序编辑电阻元件包括一个二极管且一个可程序编辑电阻元素。可程序编辑电阻元素耦合至第一导线。二极管之一个端点被耦合至可程序编辑元素，而另一端点被耦合至第二或第三导线。可程序编辑电阻元素被耦合至另外一个可程序编辑电阻元件，或者被两个可程序编辑电阻元件所共享，使得在两个可程序编辑电阻元件的二极管导通以相反方向电流。可程序编辑电阻元素(PRE)的配置是由通过施加电压到第一、第二和/或第三导线，从而改变对不同逻辑态的电阻。

说明书

技术领域

本发明有关于可程序编辑的记忆体元件，更有关于使用在记忆体阵列的可 程序编辑电阻器，该可程序编辑电阻器配置在接触柱之中，且在多层金属层交 叉处。

背景技术

对于可程序编辑电阻元件而言，在经过写入过程过后，元件电阻的状态会 发生变化。举例来说，此类型电阻元件可被称为『一次性可程序编辑元件 (OTP)』，像是电子熔丝、反熔丝，在经过一次写入之后，电子熔丝电阻值可 从低电阻转变成高电阻；反之，反熔丝则是从高电阻转换成低电阻元件。

可程序编辑电阻元件是一种可逆的电阻元件，可重复性地写入数字逻辑值 0与1。像是相变记忆体中的相变材料，相变材料可以藉由材料晶体的特性去 调整阻值，非晶性排列的结构对应高电阻值，单晶与多晶的有序排列结构则对 应低电阻值。这两者电阻状态可藉由短持续时间高电压脉冲及长持续时间低电 压脉冲来操作控制。另外一种可逆的电阻元件为电阻记忆体，一般来说元件内 的介电质为绝缘体，但此元件可藉由材料参数的调制(包括缺陷、金属迁移等) 去改变它的导电性。另外磁性记忆体(MRAM)也是可程序编辑电阻元件，主要 藉由磁穿隧接面来写入平行态与反平行态，根据电流方向来对应低阻值与高阻 值。

传统的可程序编辑电阻单元可参见图1(a)，单元10由可程序编辑电阻元 素(PRE)11与NMOS写入选择器12组合而成。当使用高电压源V+操作可程 序编辑电阻元件与低电压源V-操作NMOS写入选择器的时候，NMOS写入选 择器12经过栅极的电压上升，使得可程序编辑电阻单元10可开始精确地将 逻辑信息写入可程序编辑电阻元件。假设可程序编辑电阻元件是电子熔丝的 话，其NMOS写入选择器必须满足足够大的尺寸，才能在几个微秒内有效操 作相对应的操作电流。相比之下，另外一种可程序编辑电阻单元20使用二极 管22作为写入选择器，其图为图1(b)。与前述电阻元件相比，在约1/5-1/6的 面积下，相同电压操作拥有约5-6倍的操作电流，因此图1(b)所示的元件20 将会是更好的选择。

图1(c)为一个磁性记忆体单元310，其使用寫1二极管317与写0二极管 318为选择器。磁性记忆体单元310在图1(c)为三端点单元，由一个磁穿隧接 面单元(MTJ)311耦合二极管318的阳极及二极管317之阴极，当V与V-施以 一正电压时可启动二极管318，使得磁性记忆体单元310选择写入逻辑信息0； 当V与V+施以一负电压时可启动二极管317，使得磁性记忆体单元310写入 逻辑信息1。在另一种情况，二极管318之阴极可以连接到二极管317之阳极 以建立双端点MRAM单元。

图2为三维反熔丝单元，它建置在垂直方向上的两导体层之间。根据S.B. Herner et al,“Vertical p-i-n Polysilicon Diode with Anti-fuse for Stackable  Field-Programmable ROM,“IEEE Elec.Dev.Lett.Vol.25,No.5,May,2004此 论文所述，此三层导体层以水平面来看近乎垂直的安置，中间插了两个紧邻的 支柱。支柱的组成包括一P-i-N二极管与二氧化硅介电质薄膜，并且此支柱作 为反熔丝。此元件的工艺流程有着非常复杂的流程，包括P-i-N二极管、介电 质堆叠层、平面布局。每一层导体都使用了特别的金属如钨等，此工艺技术与 标准的逻辑元件工艺有非常大的差异。因此反熔丝必须操作在非常高的操作电 压与操作电流才能使介电质崩溃，这使得元件在写入过后有较宽广的电阻分 布，这样的结果导致偶发的可靠度的问题。在40nm以后的CMOS先进工艺中， 纳米尺度的元件电压不能承受超过4V的电压，再者，高压元件与电荷泵都需 大面积尺寸。因此我们必须发明更高密度的可程序编辑电阻元件，使其拥有更 高的可靠度、更低的操作电压、更易于与CMOS工艺兼容的设计。

发明内容

本发明将公开某种于设计于多导体层与接触柱之间的可程序编辑电阻元 件单元，此元件可以有效地兼容在标准的CMOS工艺中，并且提供更小的单 元尺寸与更低的成本。

为达上述目的，本发明提供一种可程序编辑电阻元件记忆体，其包括：

多个可程序编辑电阻元件单元、至少一该可程序编辑电阻元件单元至少包 括：

一可程序编辑电阻元素耦合到第一导线与编程读取选择器；编程读取选择 器具有一开启信号耦合至第二导线；

该可程序编辑电阻元件单元至少具有散热区、扩展区域、或发热区耦合至 或接近于可程序编辑电阻元素的部分或者全部，以加速编程操作；

其中通过施加在第一导线与第二导线的电压，从而改变该可程序编辑电阻 元素的电阻，以编程该可程序编辑电阻元素至不同逻辑状态。

所述的可程序编辑电阻元件是一个电子熔丝，该电子熔丝包括至少一个多 晶硅、金属硅化多晶硅、金属多晶矽、热绝缘主动区、金属、金属合金、局部 内连接、CMOS栅极，或者是它们的组合。

编程读取选择器是一个金氧半电晶体，二极体，或双载子晶体管。

散热区包括至少一个接触/导孔、薄氧化区域、或邻近于该可程序编辑电 阻元件单元的导体。

扩展区域包含至少一段較低或没有电流通过的可程序编辑电阻元素。

所述的发热区包含至少一个接触/导孔或至少一段有高电阻區，以产生更 多焦耳热。

所述至少一个可程序编辑电阻元素是一个电子熔丝，该电子熔丝在施加多 个电压或是电流脉冲后，会有渐进的电阻变化以进行编程。该电子熔丝例如可 参见图5(a)-图(e)所示的平面图部分。

为达上述目的，本发明还提供一种可程序编辑电阻元件(PRD)记忆体，其 包括：

多个可程序编辑电阻元件单元、至少一该可程序编辑电阻元件单元至少包 含：

至少一个可程序编辑电阻元件，该可程序编辑电阻元件包含至少一二极管 及或一可程序编辑电阻元素，该可程序编辑电阻元素制作于一接触孔中，该接 触孔位于在两个垂直层的多个第一导线及多个第二导线的交叉处；

该可程序编辑电阻元素耦合到一第一导线；

二极管包含了至少一个第一主动区与第二主动区隔离于第一主动区，第一 主动区有第一类型的掺杂，第二主动区有第二类型的掺杂，第一主动区提供连 接到二极管的第一端点，第二主动区提供连接到二极管的第二端点，一主动区 可耦合至可程序编辑电阻元素，另一主动区耦合至第二导线；

至少一个可程序编辑电阻元件中的可程序编辑电阻元素耦合至另外一个 可程序编辑电阻元件或被两个可程序编辑电阻元件共享，其另一二极管耦合至 第二导线或第三导线；

其中可程序编辑电阻元素的配置是藉由通过施加电压到第一、第二导线和 /或第三导线，从而改变对不同逻辑态的电阻。

可程序编辑电阻元素包含至少一个电子熔丝、反熔丝、相变薄膜、电阻记 忆体薄膜或磁穿隧接面。

所述的第一、第二且/或第三导线在至少一导体层中相邻导线之间有不均 匀的距离。

可程序编辑电阻元素是由选自下列材料：硅、多晶硅、锗、硅锗、金属硅 化多晶硅、金属硅化物、金属、金属合金、金属阻挡层或者上述材料组合。

所述的电子熔丝可由多于一个的电压或电流脉冲逐渐地造成电阻变化进 行编程。

可程序编辑电阻元素的长度与剖面宽度比例为1到6。

为达上述目的，本发明还提供一种电路系统，其包括：

一处理器；

一可程序编辑电阻记忆体能够操作地连接到该处理器，所述的可程序编辑 电阻记忆体包括多个可程序编辑电阻元件，至少一个可程序编辑电阻元件包 含：

一二极管及／或一可程序编辑电阻元素，该可程序编辑电阻元素是在超过 两个垂直层上的多个第一导线及多个第二导线的交叉处的接触孔中形成；

该可程序编辑电阻元素耦合到第一导线；

二极管包含了至少一个第一主动区与第二主动区隔离于第一主动区，第一 主动区有第一类型的掺杂，第二主动区有第二类型的掺杂，第一主动区提供连 接到二极管的第一端点，第二主动区提供连接到二极管的第二端点；一主动区 耦合至可程序编辑电阻元素，另一主动区耦合至第二导线；

至少一个可程序编辑电阻元件中的可程序编辑电阻元素耦合至另外一个 可程序编辑电阻元件或被两个可程序编辑电阻元件共享，其另一二极管耦合至 第二导线或第三导线；

其中可程序编辑电阻元素的配置是藉由通过施加电压到第一、第二导线和 /或第三导线，从而改变对不同逻辑态的电阻。

为达上述目的，本发明还提供一种可程序编辑电阻记忆体操作方法，其特 征在于，包括：

提供多个可程序编辑电阻记忆体元件，至少一个可程序编辑电阻元件包含 至少(i)一二极管及／或一个可程序编辑电阻元素，该可程序编辑电阻元素是在 超过两个垂直层上的多个第一导线及多个第二导线的交叉处的接触孔中形成； (ii)可程序编辑电阻元素耦合至第一导线，二极管包含了至少一个第一主动区 与第二主动区隔离于第一主动区，第一主动区有第一类型掺杂，第二主动区有 第二类型掺杂，第一主动区提供连接到二极管的第一端点，第二主动区提供连 接到二极管的第二端点，一主动区耦合至可程序编辑电阻元素，另一主动区耦 合至第二导线；(iii)至少一个可程序编辑电阻元件中的可程序编辑电阻元素耦 合至另外一个可程序编辑电阻元件，或被两个可程序编辑电阻元件共享其另一 二极管耦合至第二导线或第三导线；

藉由通过施加电压到第一、第二导线和/或第三导线，从而改变对至少一 个可程序编辑电阻元件至不同逻辑状态。

二极管与可程序编辑电阻元件至少部分是由下列步骤制成：(i)建立一个底 部导体层，(ii)沉积的内层介电质与蚀刻后的接触孔，(iii)半导体工艺中具有不 同掺杂类型与剂量的接触孔内所建立的二极管与可程序编辑电阻元素，(iv)蚀 刻内层介电质层直到可程序编辑电阻元素裸露，(v)将金属硅化层涂布至可程 序编辑电阻元素表面，(vi)沉积内层介电质层去覆盖可程序编辑电阻元素(vii) 建立銅鑲嵌工艺顶部导线去耦合至少一部分的可程序编辑电阻元素。

所述的至少一个接触柱中的二极管或可程序编辑电阻元素是通过化学沉 积完成。

所述至少一个可程序编辑电阻元件是电子熔丝，可由多个电压或电流脉冲 以渐进的电阻变化进行编程。

本发明上述实施方式所能达成之功效为：协助可程序编辑电阻元件的编 程，及提供更高密度的可程序编辑电阻元件。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。

附图说明

图1(a)显示一种使用传统现有技术一个场效晶体管作为选择器的可程序 编辑电阻记忆体单元；

图1(b)显示另一种使用传统现有技术，以一个二极管作为选择器的可程序 编辑电阻记忆体单元；

图1(c)显示现有磁性记忆体(MRAM)的示意图，该磁性记忆体(MRAM)使 用两个二极管作为选择器以写入逻辑信号0与1于磁穿隧接面；

图2显示一种现有配置在两导体层之间的三维反熔丝结构；

图3为一个可被共享与耦合在另外一组可程序编辑元件实例的可程序编 辑电阻记忆体单元建置于接触/导孔柱中的可程序编辑电阻元素的部分框图；

图4为其中一实例的可程序编辑电子熔丝操作I-V特性曲线；

图5(a)为其中一实例的电子熔丝上散热区域的俯视图；

图5(b)为其中另一实例的电子熔丝上扩展区域(extended area)的俯视图；

图5(c)为其中另一实例的电子熔丝上热源区域的俯视图；

图5(d)为其中另一实例的金属熔丝热源在一个接触区与两个导孔之间的 三维展示图；

图5(e)为图5(a)所示电子熔丝的侧视图；

图6(a)为2x2x2可程序编辑电阻元件一实例跨过三垂直面立体概要图；

图6(b)为2x2x2可程序编辑电阻元件相对于图6(a)一实例跨过三垂直面 立体结构图；

图6(c)为2x2双二极管可程序编辑电阻元件单元一实例(磁性记忆体单元) 使用单一单元两垂直二极管跨过接触柱立体概要图；

图6(d)为2x2双二极管可程序编辑电阻元件单元相对于图6(c)一实例(磁 性记忆体单元)使用单一单元两垂直二极管跨过接触柱立体结构图；

图7为两耦合可程序编辑电阻元件单元一实例内置在一对导体中跨过三 导体线立体概要图；

图8为两耦合可程序编辑电阻元件单元一实例内置在一对导体中跨过三 导体线侧面剖视图；

图9为可程序编辑电阻元素的金属硅化物涂布在多晶硅或硅熔丝元件表 面的接触孔的多个实例俯视图；

图10(a)-图10(g)为二极管与熔丝元件在接触孔的一实例的部分工艺流程 图；

图11为不均匀空间中至少一层中的三维可程序编辑电阻元件两导体阵列 俯试图；

图12为周围电路一实例的多层结构中的可程序编辑电阻记忆体阵列部分 框图；

图13为三维可程序编辑电阻记忆体一实例写入方法的流程图；

图14为三维可程序编辑电阻记忆体一实例读取方法的流程图；

图15唯一个可操作耦合到处理器的三维可程序编辑电阻记忆体的电子系 统方框图。

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

本发明所公开的实例使用在两个垂直层（亦即为在垂直方向彼此分开的 层）的至少两条导线阵列，以在导线的至少一交叉处(cross over)建立一个可程 序编辑电阻元件(PRD)。导线在交替层处约为垂直。可程序编辑电阻元件可以 在两垂直层中的两条导线的交叉处(即接触点的洞穴)建立。一个可程序编辑电 阻元件具有一个可程序编辑电阻元素(PRE)，该可程序编辑电阻元素的一端点 耦合到一垂直制作的二极管，另一端点耦合到一第一导体。其中以一实例而言， 二极管的第一主动区与第二主动区可以分别耦合到二极管的第一端点与第二 端点。二极管的一端点耦合到可程序编辑电阻元素(PRE)，而另一端点耦合到 一第二导体或一第三导体。在一实施例中，在单二极管(single-diode)可程序编 辑电阻元件单元中，至少一个可程序编辑电阻元件(PRD)中的可程序编辑电阻 元素(PRE)可耦合至另外一个可程序编辑电阻元件(PRD)的二极管或可程序编 辑电阻元素(PRE)。另一实例中，至少两个可程序编辑电阻元件(PRD)中的一个 可程序编辑电阻元素(PRE)可以被共享，以建立一个双二极管(dual diode)可程 序编辑电阻元件单元。对于被共享的可程序编辑电阻元素(PRE)而言，二极管 在两个可程序编辑电阻元件(PRD)导通电流方向各自相反，因此可写入0与1 的逻辑信息。可程序编辑电阻元素仅可以写入一次，如一次性编程(OTP)，或 在单二极管可程序编辑电阻元件单元中可被重复写入或移除如相变记忆体 (PCRAM)或电阻记忆体(RRAM)，或在双二极管可程序编辑电阻元件单元利用 写入时驱动电流方向差异如磁性记忆体(MRAM)、导体桥接记忆体(CBRAM)、 或一部分的电阻记忆体(RRAM)。这个工艺技术可与标准CMOS逻辑元件工艺 有效地兼容，使得额外增加的光罩数与工艺步骤降到最低，可有效降低成本。 可程序编辑电阻元件可被涵盖在一般电路系统中。

图3为一可程序编辑的电阻元件单元30的方框图，该可程序编辑的电阻 元件单元30由在硅基板上超过两个以上垂直层上大致呈垂直的至少两条导线 31与39所构成。至少有一个导体层可以被记忆体外的周围电路所共享与使用。 至少一个接触柱32可以构建于两导线阵列31与39的两个导线的交叉处。在 前述的接触柱32中进一步制作一可程序编辑电阻元素(PRE)33与作为选择器 的垂直的二极管34。可程序编辑电阻元素(PRE)可以耦合到第一导体阵列31 中的一个导体。二极管有第一主动区与第二主动区。第一主动区有第一种类型 掺杂以作为二极管的第一端点。第二主动区有第二种类型掺杂以作为二极管的 第二端点。在第一主动区与第二主动区之间，存在非故意掺杂(unintentionally  doped)或者是微掺杂的第一或第二类型的掺杂，以降低二极管中的崩溃电压与 漏电流。二极管的一端点被耦合到可程序编辑电阻元素(PRE)33，而另一端点 被耦合到第二或第三导线阵列39中的一个导体。在一实例中，两个可程序编 辑电阻元件(PRD)中的可程序编辑电阻元素(PRE)33可以被耦合到另外一个可 程序编辑电阻元件(PRD)中的可程序编辑电阻元素(PRE)或二极管。在另一实例 中，两个可程序编辑电阻元件(PRD)中的可程序编辑电阻元素(PRE)33可被共 享去建立一双二极管可程序编辑电阻元件单元。在被共享可程序编辑电阻元素 (PRE)的两个二极管可导通反向电流，因此可以各自被写入0或1的逻辑信息。 可程序编辑电阻元素(PRE)33可以为覆盖有金属硅化物的多晶硅（于整个或部 分表面覆盖）、或是为一层阻挡层金属（如鈦、鉭、氮化钛、氮化钽）。可程 序编辑电阻元素(PRE)33也可以是相变材料或电阻变化材料的薄膜，以在单二 极管可程序编辑电阻元件单元中制作相变记忆体(PCRAM)或电阻记忆体 (RRAM)。可程序编辑电阻元素(PRE)33也可以是多层堆叠磁性材料以制作磁 穿隧接面(MTJ)，该磁穿隧接面(MTJ)共享于磁性记忆体单元中的两二极管之间 以制作双二极管可程序编辑电阻元件单元。第一导线31的一个导体可以被耦 合到第一电压源V+，而第二导线39中的一个导体可以被耦合到第二电压源 V-。依据本发明另一实施例，一个双二极管可程序编辑电阻元件单元可以具有 一第三导体，该第三导体耦合到双二极管可程序编辑电阻元件单元的第三电压 源V’。通过施加适当的电压V+、V-、且/或V’，可程序编辑电阻元素(PRE)33 可根据电流／电压强度、极性、持续时间、电流/电压限流，或其组合被写入 不同电阻态，因此可程序编辑的电阻元件单元30可储存数据。

为了降低三维可程序编辑电阻记忆体的成本，如图3所示，至少一条导线 可以被周边电路以相同金属规划方式所共享（亦即在同一工艺步骤中被制作出 来）。第一和第二/第三导线可在大致垂直方向(即x方向与y方向)中建立。所 述的第一导线之间的距离可小于记忆体阵列外电路的第一导线之间的距离。所 述的第二导线之间的距离可小于记忆体阵列外电路的第二导线之间的距离。这 两个阵列导线之间的距离在其他实例中可以是不均匀的。接触孔基本上在最终 的工艺后可接近圆形。接触开口可以小于记忆体阵列外的电路的接触开口。在 三个不同垂直层中的两接触孔可以在垂直方向位移或相同对齐点对准。在部分 实例中，可程序编辑电阻元素(PRE)可放置在接触孔外，但作为写入选择器的 二极管仍可在接触孔内。

下面使用一个电子熔丝单元作为范例，以说明依据一实施例的耦合可程序 编辑电阻元件单元的关键概念。图4所示为一实例电子熔丝写入过程IV曲线 特性30’。其IV曲线所展示的为电子熔丝施以一电压源为x轴参数，其所对 应的响应电流为y轴参数。当电流非常低时，曲线的斜率为初始电阻的倒数。 当电流增加时，电阻也跟着增加，由于是受到了焦耳热的缘故，假设温度系数 是正的，可以看见曲线开始朝着x轴弯曲。在过了临界电流(Icrit)的时候，由 于破裂、分解或熔化，电子熔丝的电阻开始急遽变化。电子熔丝传统的写入方 法是操作高于Icrit的电流，其物理模式像是爆炸，因此所得到的电阻是完全 不可预期的。本发明即基于操作电流低于Icrit，其写入机制就仅为电迁移 (electeomigration)方式。由于是电迁移的关系，写入行为变得易于控制且具确 定性。一个熔丝或一个可程序编辑电阻元件(PRD)的二极管可耦接到一个熔丝 或另一个可程序编辑电阻元件(PRD)的二极管，以加快写入速度。电子熔丝的 操作区(program window)标示在图4中。使用这种受控的写入方法中，电子熔 丝可以多次接受脉冲方式进行编程，并且电阻是渐进式的随脉冲施加时间或电 压而变化。依据上述方式编程的电子熔丝，其编程良率可为百分之百，且良率 可以由编程前的制作缺陷所决定。由于上述因素，电子熔丝的编程具有高可靠 度。再者，由上述方式编程的电子熔丝的编程状态（是否有编程），无法由光 学显微镜或是扫描式电子显微镜(SEM)看得出来。上述电子熔丝的操作区 (program window)的下限由电子迁移的临界所决定。电子熔丝的编程可以藉由 导通与该电子熔丝串连且耦接于两电压源的编程选择器完成。依据不同的实施 例，该编程选择器可由任何切换元件，如金氧半导体(MOS)元件、二极管、或 是双载子(bipolar)元件所实现。

依据另一实施例，如果可程序编辑电阻元件的可程序编辑电阻元素是耦接 到同一平面上的写入选择器，则上述写入方法也可以使用。

图5(a)为依据本发明一实施例的电子熔丝元件40的俯视图，该电子熔丝 元件40在一平面可程序编辑电阻元件中且具有散热区。电子熔丝元件40包含 了阳极43、阴极42、一个主体41及一个邻近阳极43的主动区44。主动区44 上方的氧化层较其他区域为薄(即薄栅极氧化层而不是淺槽溝STI氧化层)，此 区域比其他区域而言可作为一个散热区，亦即可建立温度梯度以增加写入速 度。在另一实例中，作为散热区的薄氧化层44可在熔丝元件阴极、主体、阳 极的下方或是邻近处。在另外一个实例中，导体耦合到（或是接近于）熔丝元 件的部分或是全部的阴极、阳极、主体，以作为散热区。在另外实例中，多余 的接触(Contact)与导孔(Via)都可以是散热区。参见图5(e)，为对应此电子熔丝 元件40的侧视图，其中在主动区44下方的氧化层较其他区域为薄，亦即主动 区44上方的氧化层（栅极氧化层）例如可为35埃，而邻近的氧化层例如可为 3800埃。

图5(b)为另一实例的电子熔丝元件298俯视图，该电子熔丝元件298在平 面可程序编辑电阻元件中且具有扩展区域。电子熔丝元件298包含了阳极290、 阴极299、本体291、接触点294、与扩展区域292與295。扩展区域指的是没 有电流会流过或是减量电流流过的区域。例如在扩展区域292仅有相当于编程 电流一半的电流流过，而扩展区域295实质上没有电流流过。这些区域提供了 更多表面积与区域以增加热传导率，加快写入操作。扩展区域可以在阳极、阴 极、或者本体，且可具有任意长度的至少一次弯曲以节省面积。再者，扩展区 域可以在本体291一边或是贴覆到阴极或是阳极。依据另一实施例，阳极可具 有扩展区域；而阴极可具有共用接触点。该扩展区域292,295的长宽比可较设 计线宽规则(design rule)所需值高或大于0.6于导通路径上。阳极290具有一共 用接触点296以连接到本体291。共用接触点296是有一主动区293与一MOS 栅极的电子熔丝元件290由单一接触点296上的一金属片297作连接。

图5(c)为另一实施例的电子熔丝元件40’俯视图，该电子熔丝元件40’在 一个平面可程序编辑电阻元件中，且具有加热区44’。电子熔丝元件40’包含 了阳极43’、阴极42’、本体41’与加热区44’(可为一高电阻区)。加热区44’可 以产生大量热去协助熔丝元件的写入。在另一实例中，加热区可以是一个未金 属硅化的多晶硅或者是未金属硅化的主动区，以使其电阻值高于本体41’电 阻值。在另一实例中，加热区可以是彼此串接以增加电阻值的单一或多个接触 /导孔，以在写入路径上产生更多的焦耳热。加热区44’可以被放置在熔丝元件 的部分或全部的阴极、阳极、本体处。例如，该本体41’可为多晶硅，除了 对应加热区44’部分外，其余的部分皆有金属硅化物以降低电阻值；而加热 区44’对应部分则为未金属硅化的多晶硅，以产生大量热去协助熔丝元件的 写入。

图5(d)为本发明另一实例中的金属熔丝元件930的立体图，该金属熔丝元 件930是在一平面可程序编辑电阻元件中且接触、导孔、且/或内连接作为加 热区。金属熔丝元件930的一端A耦合至二极管写入选择器(图中未表示出) 并进一步耦合至接触931、金属-1932导孔933、金属-2934、另一导孔935、 另一金属1936并结束在B端。一个接触区与两个导孔可以增加更多焦耳热 提供金属加热，达到加速写入。若每个接触区阻值为60欧姆，每个导孔阻值 为10欧姆，则加热区贡献80欧姆的电阻，。在图5(d)的金属熔丝元件930中， 热集中区域为标示在太阳形状937之处。

图6(a)为依据本发明的一实例的2x2x2熔丝单元阵列50立体示意图。此 处有八个熔丝单元建立在金属线51-1、51-2、52-1、52-2、53-1、53-2的交叉 处。线51-1与51-2沿着x轴延伸，线52-1、52-2沿着y轴延伸，但其延伸平 面较线51-1、51-2延伸平面高。线53-1、53-2沿着y轴延伸，但其延伸平面 较线51-1、51-2延伸平面低。一个熔丝单元54具有熔丝元素55，该熔丝元素 55耦合至线51-2并连接到阳极二极管56。二极管56阴极端耦合至线52-1。 为了编程熔丝单元54，高电压必须施加在导线51-2上，低电压必须施加在导 线52-1使导通电流流经熔丝单元54与二极管56以编程熔丝54。在另一实例 中，可程序编辑电阻元件单元中的熔丝元件54可以被耦合至线53-1与线53-2 所界定平面处的另一个熔丝元件或另一个可程序编辑电阻元件单元的二极管。

图6(b)为依据本发明一实例的对应图6(a)的2x2x2熔丝单元阵列50’的立 体结构图。此处有八个熔丝单元建立在接触柱中，该些接触柱是位在导线 51’-1、51’-2、52’-1、52’-2、53’-1、53’-2的交叉处。导线51’-1与51’-2沿着 x轴延伸，导线52’-1、52’-2沿着y轴延伸，但导线52’-1、52’-2延伸的平 面在导线51’-1、51’-2延伸平面上方。导线53’-1、53’-2沿着y轴延伸，但其 延伸平面在在导线51’-1、51’-2的延伸平面下方。一个熔丝单元54’具有熔丝 元素55’耦合至导线51’-2并连接到二极管56’的阳极。二极管56’阴极端耦合 至导线52’-1。为了编程熔丝单元54’，高电压必须施加在导线51’-2上，低电 压必须施加在导线52’-1使导通电流流经熔丝单元54’与二极管56’以编程熔丝 54’。在另一实例中可程序编辑电阻元件单元中的熔丝元件54’可以被耦合至位 在导线53’-1与导线53’-2界定平面上的另一个熔丝元件或另一可程序编辑电 阻元件单元的二极管。

如图6(c)与6(d)所示，使用在三导体层间的两个接触柱(contact pillar)中可 以建立两个二极管，以作为磁性记忆体(MRAM)单元的写入选择器，并可各自 写入0与1的逻辑信息。图6(c)为依据本发明一实施例的2x2磁性记忆体 (MRAM)单元150的立体示意图。此磁性记忆体(MRAM)单元150使用两个大 体垂直对准的接触柱以制作两个二极管，此两个二极管作为一磁穿隧接面 (MTJ)单元的编程选择器。如此图所示，在三层导线阵列151-1、151-2、152-1、 152-2、153-1、153-2的交叉处形成四对接触柱，以分别制作四个磁性记忆体 单元。导线151-1、151-2沿着x轴延伸，而导线152-1、152-2沿着y轴延伸， 但在导线151-1、151-2所交织的平面上方处的平面。导线153-1、153-2沿着y 轴延伸，但在导线151-1、151-2所交织的平面处下方的平面。一个磁性记忆 体单元154包含一磁穿隧接面157，该磁穿隧接面157耦合至导线151-2、二 极管156的阳极及二极管155的阴极。二极管155的阳极被耦合至导线152-1。 二极管156的阴极被耦合至导线153-1。当高电压施加在导线151-2与低电压 施加在153-1时，导通电流会经过磁穿隧接面157流至二极管156以编程磁穿 隧接面157，使磁性记忆体单元154可写入逻辑信息0。当高电压施加在导线 152-1与低电压施加在151-2时，导通电流会经过二极管155而流至磁穿隧接 面157以编程磁穿隧接面157，使磁性记忆体单元154可写入逻辑信息1。

图6(d)为依据本发明一实施例的与图6(c)对应的2x2磁性记忆体(MRAM) 单元150的立体结构图。此磁性记忆体(MRAM)单元使用两个大体垂直对准的 接触柱以制作两个二极管，此两个二极管作为磁穿隧接面(MTJ)单元的编程选 择器。如此图所示，在三个导线阵列151’-1、151’-2、152’-1、152’-2、153’-1、 153’-2的跨接处形成四对接触柱，以建立四个磁性记忆体单元。导线151’-1、 151’-2沿着x轴延伸，而导线152’-1、152’-2沿着y轴延伸，但在导线151’-1、 151’-2所交织的平面上方处的平面。导线153’-1、153’-2沿着y轴延伸，但在 导线151’-1、151’-2所交织的平面下方处的平面。一个磁性记忆体单元154’ 包含一磁穿隧接面157’，该磁穿隧接面157’耦合至导线151’-2及内连接158’。 内连接158’被耦合至二极管156’的阳极及二极管155’的阴极。二极管155’的 阳极被耦合至导线152’-1。二极管156’的阴极被耦合至导线153’-1。当高电压 施加在导线151’-2与低电压施加在153’-1时，导通电流会经过磁穿隧接面157’ 流至二极管156’，以编程磁穿隧接面157’，使磁性记忆体单元154’可写入逻 辑信息0。当高电压施加在导线152’-1与低电压施加在151’-2时，导通电流会 经过二极管155’而流至磁穿隧接面157’，以编程磁穿隧接面157’，使磁性记 忆体单元154’可写入逻辑信息1。

图7显示依据一实施例的两个可程序编辑电阻元件60的立体示意图，其 中该该两个可程序编辑电阻元件60是对应图6(a)与6(b)所示的可程序编辑电 阻元件阵列，且是建立在位于三导体61、62、63之间的两接触柱中。导体61、 62、63位在三个于垂直方向彼此分开的平面上。导体61与63大体上沿着相 同的方向延伸，而导体62大体延伸方向与上述两个导体垂直。两个可程序编 辑电阻元件各自建立在两接触柱中，此两接触柱分别在三导体61、62、63的 交叉处。在导线61与62所对应的接触柱中建立一可程序编辑电阻元素64， 该可程序编辑电阻元素64穿过导体62且被耦合至二极管65中的P型重掺杂 区域(P+)65-1。二极管65的N型重掺杂区域(N+)65-3被耦合至导体61。在N 型重掺杂区域(N+)65-3与P型重掺杂区域(P+)65-1之间有一中间区65-2为非 故意掺杂或含有P型掺杂或N型掺杂的微掺杂区域。在导线62与63所对应 的接触柱中建立一可程序编辑电阻元素66，此可程序编辑电阻元素66被耦合 至可程序编辑电阻元素64、导体62与二极管67中的P型重掺杂区域(P+)67-3。 二极管67的N型重掺杂区域(N+)67-1被耦合至导体63。在N型重掺杂区域 (N+)67-1与P型重掺杂区域(P+)67-3之间有一区67-2为非故意掺杂或含有P 掺杂(或N掺杂)的微掺杂区域。

图8为依据本发明一实施例（对应图7）的两可程序编辑电阻元素单元270 的侧面剖视图，其中在两垂直接触柱中分别具有两个可程序编辑电阻元素单元 270。三导体271、272、279是在垂直分开的平面。导体271与279沿着平行 方向延伸，而导体272沿着垂直方向延伸。在导体271/272与272/279之间各 自建立了一个可程序编辑电阻元素单元。一底部可程序编辑电阻元素单元包含 一可程序编辑电阻元素(PRE)273与二极管274，且是建立在底部接触柱中。二 极管274具有P型重掺杂阳极274-3、N型重掺杂阴极274-1、及在其间的非 故意掺杂（或是P或N型的微掺杂）区域274-2。二极管274的P型重掺杂阳 极274-3被耦合至可程序编辑元素(PRE)273，而N型重掺杂阴极274-1被耦合 至底部导体271。相似的，顶部可程序编辑电阻元素单元包含一可程序编辑电 阻元素(PRE)277与二极管278，且是建立在顶部接触柱中。二极管278具有P 型重掺杂阳极278-1、N型重掺杂阴极278-3、及在其间的非故意掺杂（或是P 或N型的微掺杂）区域278-2。二极管278的P型重掺杂阳极278-1被耦合至 可程序编辑元素(PRE)277，且N型重掺杂阴极278-3被耦合至顶部导体279。 在这个实例中，底部单元中的可程序编辑电阻元素(PRE)273具有一个扩展区 276，此扩展区276穿过中间导体272而延伸到可程序编辑元素(PRE)277。

图6(a)-图6(d)、图7、图8仅揭露在至少两个导体跨接处的接触柱中建立 可程序编辑电阻单元的关键概念。在这发明里还含有一些变化与等效的实例。 例如，一个平面上的行与列的导线数量可以有所不同。导体层的数量可以有所 不同。导体选用的材料可以是硅、金属硅化物、金属硅化多晶硅、金属多晶硅、 金属、金属合金、金属阻挡层或者上述材料组合。另外P型重掺杂区与N型 重掺杂区的二极管顺序可以互换成上或下，使得导通电流向上或者向下。P重 掺杂区与N重掺杂区在垂直方向上的顺序可以是相同所有的层或层与层之间 的互换与替代。二极管可含有非故意掺杂区（或是微掺杂区），以增加崩溃电 压与降低漏电。可程序编辑电阻元件(PRD)中的可程序编辑电阻元素(PRE)可以 被耦合至另外一个可程序编辑电阻元件(PRD)中的可程序编辑电阻元素(PRE) 或二极管中的P型重掺杂区或N型重掺杂区，以导致电流向上流或者向下流。 可程序编辑电阻元素(PRE)可被建立在接触柱外但些微地在导体线的上方或下 方像是搭接桥(landing pad)一样。这里有许多变化的实例，都是在本技术领域 的技术人员在本发明的范围之内。

图9为显示出一些实例，使用多晶硅或金属硅化的多晶硅作为熔丝元件 80的各种配置。俯视图80-1到80-5展示了各种金属硅化多晶硅熔丝，包括方 框的熔丝元件80-1至80-3、圆角方框熔丝元件80-4、环形熔丝元件80-5。在 熔丝元件80-1到80-5的核心部分为多晶硅部分82-1至82-5。在熔丝元件80-1 到80-3中，金属硅化物83-1至83-3可以分别涂布到多晶硅部分82-1至82-3 的4、2或1侧表面；在熔丝元件80-4到80-5中，金属硅化物83-4至83-5是 涂布到圆角方框多晶硅部分82-4至环形多晶硅部分82-5的所有表面。在熔丝 元件80-6中，多晶硅并未涂布金属硅化层。如图9所示的多晶硅或金属硅化 层仅为解释本发明所用，须知剖视面上的接触柱可以是任何形状，例如方形、 矩形、圆角矩形、圆形、或者甚至是椭圆形。金属硅化层可以在多晶硅部分的 表面上或者是其中一整个表面，或者任意一整个边。金属硅化层可以是在多晶 硅垂直方向上的部分或者全部长度。在一些实例中，可程序编辑电阻元素(PRE) 可以是单晶硅或者是其他半导体材料。

上述相关于图9的叙述仅用来说明本发明。二极管可以由半导体组合而 成，如硅、多晶硅、锗、硅锗、硅碳、三五族化合物或二六族化合物。工艺方 法可以是化学气相沉积(CVD)、溅镀、磊晶、选择性磊晶，只要良好的二极管 与熔丝的特性可以实现即可。由N-i-P或P-i-N所组成的二极管83’在不同实例 中可以被耦合至底部或顶部的导体。这里的i层可以是非故意掺杂或者是微掺 杂。在其他实例中熔丝元件82-1至82-6可以是所有N、所有P、部分N、部 分P，或从底层到顶层的部分N和部分P。金属硅化物主要可以提供熔丝元件 低电阻。P/N类型硅非常适合作为熔丝元件，这是因为熔丝表面的金属硅化物 在编程后会消耗(depleted)而使P/N类型硅表现地像是逆向偏压的二极管。假设 金属硅化层83-1至83-5可以省略，二极管与熔丝元件可以通过原位(in situ) 连续改变掺杂剂量及／或掺杂类型，而在使用化学气相沉积的一个工艺步骤完 成。在硅与导体之间，有许多阻挡层，例如氮化钛、钛、钽、TiSN、氮化钽 等，可以提供扩散阻挡层或粘合层。另外粘合层中的扩散阻挡层可以被作为熔 丝元件。在一实例中，接触孔中的熔丝元件在剖面的长宽比可以从1.0至6.0 （换言之，接触孔中的熔丝元件在长度与直径比可以从1.0至6.0）。

参见图10(a)-图10(g)，是显示依据本发明而在接触孔中制作包含二极管与 熔丝元件的可程序编辑电阻元件(PRD)的部分工艺方法下：步骤(a)建立底层导 线82’’，(b)沉积中间介电质层86’’与蚀刻接触孔（其中中间介电质层86”的 高度如虚线所示），(c)沉积具有不同掺杂剂量与掺杂类型的半导体层以建立二 极管层83’’-1至83’’-3与两熔丝元件层85’’-1、85’’-2，(d)蚀刻中间部分介电 质层86’’直到露出部分熔丝元件85’’-2与85’’-1，(e)涂布金属硅化层84’’在熔 丝元件85’’-2与85’’-1表面，(f)再次沉积中间介电质层86’’去覆盖熔丝元件 85’’-2与85’’-1的顶部，(g)使用铜镶嵌工艺（Copper Damascene）去建立环 绕在熔丝元件85’’-2与85’’-1周围的顶部导线81’。铜镶嵌工艺是导电薄膜 沉积在沟槽中的绝缘层并随后进行平坦化。在图10(a)-图(g)中，虚线显示在每 一工艺步骤后中间介电质层的高度，而细虚线显示前一工艺步骤时中间介电质 层的高度。

图10(a)-图10(g)只是用来举例说明可程序编辑电阻元件阵列的工艺步骤 关键概念，本发明有许多变形实例与等效实例。例如，一些粘合层与扩散阻挡 层如TiN、TaN、Ti、Ta,TiSN,TiW，可建立在半导体与顶/中/底层金属层之 间。可程序编辑电阻元素(PRE)可以是电子熔丝、反熔丝、相变材料、电阻记 忆体薄膜、磁穿隧接面。以电子熔丝为例，熔丝元件可以是多晶硅、表面金属 硅化的多晶硅、金属硅化层、难熔金属、金属合金、阻挡层金属、粘合层等。 相变材料可以是Ge₂Sb₂Te₅的薄膜，举例来说，可以在结晶性与非晶性之间彼 此可逆且反复地改变。电阻记忆体薄膜可以是电极之间的金属氧化物或者是氧 化阳极与惰性阴极之间的固态电解质。导丝可以基于电压／电流强度、持续时 间、电压/电流限制、对电极之间流动的电流极性等生成或者消灭。可程序编 辑电阻元素(PRE)可以被建立在顶部或二极管选择器的下方。可程序编辑电阻 元素(PRE)也可建立在接触柱的外部当作薄膜和可以是些微的在导体上方或下 方。这里有非常多的变化与等效的实例去制作二极管与在接触孔内的可程序编 辑电阻元素，它们都被包含在本发明的范围之内。

图11为根据一个实例画出三维可程序编辑电阻元件(PRD)阵列190的部分 俯视图。可程序编辑电阻元件(PRD)阵列190具有沿着水平方向的多条导线 191-1至191-6和沿着垂直方向的多条导线192-1至192-4。在导线191-1至 191-6和192-1至192-4的交叉处建立了可程序编辑电阻元件。举例来说，可 程序编辑电阻元件单元193-3,1可被建立在导线191-3和192-1交叉处。可程 序编辑电阻元件(PRD)阵列193-i,2到可程序编辑电阻元件(PRD)阵列193-i,1距 离为D1，到另外一个到可程序编辑电阻元件(PRD)阵列193-i,3距离为D2(这 里指的i为i=1,2,3,…等)。在这个实例中间距D1与D2可以不一样。

图12为一实例的三维可程序编辑电阻记忆体200的部分框图。可程序编 辑电阻记忆体200具有L层可程序编辑电阻元素阵列201-1、201-2、….、201-L。 每一层都有多组导线在彼此垂直方向延伸。举例来说，在层201-1中多条位元 线(bitline)202在y轴方向延伸，在层201-2中多条字元线(wordline)203在x 轴方向延伸。在层201-1与201-2交叉处建立了可程序编辑电阻299。多个可 程序编辑电阻元件可被建立在201-2和201-3,….或201-(L-1)和201-L之间。因 为记忆体阵列建立在三维之中，必须要设定解码器，例如图示的解码器X,Y,Z， 以选择至少一个可读取的单元来写入或读出。X解码由至少一个X地址缓冲 210器、X预解码器211、X编码器212所建立。Y解码由至少一个Y地址缓 冲220器、Y预解码器221、Y编码器222所建立。Z解码由至少一个Z地址 缓冲230器、Z预解码器231、Z编码器232所建立。假设在层201-1有m个 沿着Y方向的位元线和层201-2有n个沿着X方向的字元线，某个单元在层 201-1中有一个位元线（于m个位元线的中）和在层201-2中有一个字元线（于 n个字元线之中）可被选中，并在这层1,2,…L任两个相邻层之间。在这个例 子中，三维记忆体阵列中的可程序编辑元素单元共有数目为n*m*(L-1)，至少 一个单元可以同时在X,Y,Z位址中被选择写入或读取。以读取来说，k个单元 可分别从n行、m列被选择，由X和Y的多工器213和多工器223多工处理， 分别可进一步在多工器290从L-1个可能相能相邻层为输入和读取放大器295 多工处理。对于编程而言，高操作电压VDDP在解多工器280处进行解多工 处理用，以解出到达所需层的多个位元线。对于所需层的所需理想位元线中， 至少一个单元可以经由确认适当的X多工处理213以便可进一步选择。一传 导路径可被建立，该路径由VDDP、解多工处理器280、在选定层中的选定位 元线、选定单元、选定字元线、字元线驱动器到接地。因此一个高电流流经选 择单元写入时可以导致不同电阻态发生。每个记忆体单元包含一个可程序编辑 电阻单元(PRD)可被耦合至另一个单二极管单元中的可程序编辑电阻单元 (PRD)，或者包含一个可程序编辑电阻元素(PRE)被单二极管单元中的两个可程 序编辑电阻单元(PRD)共享。行、列、层是任意的。行、列、层是可以互换的。 同个时间写入或读取的单元总数可以是不同和/或可以是多于一个。外围电路， 例如X-,Y-和Z-解码器与感测电路可以被建立在三维记忆体阵列下方，可共享 相同的金属以作为CMOS工艺中的周围电路。这里有非常多的变形与等效实 例仍是本发明的范围内对本领域技术人员所熟知的

图12所示的三维可程序编辑电阻记忆体可包含许多不同类型的电阻元 件。电阻元件可以是电子熔丝，包含了内连接(interconnect)、接触/导孔熔丝、 接触/导孔反熔丝、栅极崩溃反熔丝。内连接熔丝的组成至少是一个来形成， 金属硅化层、多晶硅、表面涂布金属硅化层的多晶硅、多金属、金属、金属合 金、局部内连接(local interconnect)、热隔离的主动区、CMOS栅极，或者是它 们的某中组合，或者可以从CMOS栅极构成材料。电阻元件也可以是相变记 忆体中的相变材料、电阻记忆体或导体桥接记忆体的电阻薄膜、或者是磁性记 忆体中的磁穿隧接面。对于电子熔丝的内连接、接触、导孔制造来说，写入要 求必须要能提供足够大的高电流，大约是4-20mA的范围内，并且在几微秒的 内发生电迁移。对于反熔丝而言，写入需求必须要提供足够大的高电压，去击 穿在接触、导孔、或CMOS栅极/本体之间两端点的介电质。这需求电压必须 要在6-7V之间，对于现今的技术而言，写入时间为几毫秒内消耗的电流的为 几毫安。相变记忆体的写入需求在0与1之间有不同的电压需求与持续时间需 求。写入1而言(或者是反写)必须要高又短时间的脉冲施加在相变材料中。相 反地，写入0而言(或者是反写)必须要低又长时间的脉冲施加在相变材料中。 写入0需要大约3V、约50纳秒，以及消耗约300微安。写入1需要大约2V， 约300纳秒，以及消耗约100微安。对于磁性记忆体而言高与低写入电压为 2-3V和0V，电流分别大约是+/-100-200微安。

图13与图14为三维可程序编辑电阻记忆体写入方法700与读取方法800 的流程图，分别用于某些实例的三维可程序编辑电阻记忆体。方法700和800 的叙述可参见图12所示的三维可程序编辑电阻记忆体配合说明。此外，尽管 描述步骤流程，本领域人员可了解，至少某些步骤可以以不同的顺序来执行， 包括同时执行或者是跳过。

图13为依据本发明一实例的三维可程序编辑电阻记忆体编程方法的流程 图。在第一个步骤705中，决定了单元要如何被选择写入，通过适当的X-,Y-,Z- 地址去选择哪一行、列、层和导线进行写入。在步骤710中，适当的电源选择 器可以被选择，使得高电压可以被施加到位元线和字元线的电源。在步骤720 中，控制逻辑写入的数据可以被分析，这取决于什么类型的可程序编辑电阻元 件。对于电子熔丝而言，为一种一次性写入(OTP)元件，指的是写入总是一次 性且不可逆的。写入电压与持续时间往往都是由外部控制信号来决定，而不是 从内部记忆体生成。对于相变记忆体而言，写入1与写入0必须要有不同的电 压与持续时间，使得逻辑控制确定所述的输入数据，并选择适当的电源选择器， 并确认控制信号在适当的时间内。对于磁性记忆体而言，通过磁穿隧接面的电 流方向比持续时间更为重要，逻辑控制器必须选择适当位元线与字元线的电源 选择，并确认控制信号，以确保电流在期望时间中所流动的方向是我们想要的 方向。在步骤725中，垂直方向所需层被选择。在步骤730中，在一列中的至 少一单元可被选择，且相对应的当地的字元线可导通。步骤740为感测放大器 可以停止使用以节省电源与防止干扰。在步骤750中，一列中的至少一单元可 以被选择，且相对应的Y写入通闸(pass gate)也被导通，使得耦合至电压源被 选择的位元线启动。在步骤760中，所需电流可在所需的时间于一已建立的导 通路径导通以完成编程程序。对于大部分的可程序编辑电阻记忆体而言，这个 导通路径是从一个高压源经过位线选择、电阻元件、二极管选择器、至一个当 地的接地字线驱动器至NMOS下拉(pulldown)，再到接地。特别地，对于一个 写入1的磁性记忆体而言，导通路径是从高电压经由当地字元线驱动器的 PMOS上拉(pull up)、二极管写入选择器、电阻元件、选择的位元线、至接地。

图14为依据本发明一实例的三维可程序编辑电阻记忆体读取方法的流程 图。在第一步骤805中决定哪两个导体层要被选择。在步骤810中，适当的电 源选择器可以选择，以提供当地字元线驱动器、读取放大器、与其他电路去施 加电压。在步骤815中，垂直方向适当的层被选择。在步骤820中，所有的 Y-写入通闸以及位元线写入选择器被停用。在步骤830中，所需选择的当地字 元线被选择，以致二极管作为程序编辑选择器与接地端的路径导通。在步骤 840中，读出放大器被启用，且准备读取输入信号。在步骤850中，数据线与 参考数据线可以被预充电到可程序编辑电阻元件单元中的电压。在步骤860 中，所希望被选择的Y-读取通闸被选择，使得所希望被耦合的位元线输入到 读取放大器。导通路径因此从位元线到电阻元件、所需单元、二极管读取选择 器、接地的当地字线下拉被建立。这同样适用在不同参考分支上。在最后步骤 870中，读取放大器可以比较读取电流与参考电流以决定0或1的逻辑输出信 号，以完成读取动作。

图15为一实例的处理器系统600。处理器600在一实例中包含了三维可 程序编辑电阻元件644，如在一个三维可程序编辑电阻记忆体640中的单元阵 列642。处理器系统600举例来说可以是电路系统。电路系统包含了中央处理 器610，通过一个共同总线615进行通信，包括各种记忆体与外围设备，如I/O 620、硬碟（硬盘）630、CDROM650、三维可程序编辑电阻记忆体640、与 其他记忆体660。其他的记忆体660为传统记忆体，譬如SRAM、DRAM、Flash， 典型地通过记体体控制器界面给CPU610。CPU610通常是一个微处理器，一 个为信号处理器或其他可程序编辑数字逻辑元件。三维可程序编辑电阻记忆体 640以集成电路方式实现较佳，包含了至少一个可程序编辑电阻644的记忆体 阵列642。三维可程序编辑电阻记忆体640也可典型地通过记忆体控制器界面 连接到CPU610。如果需要，三维可程序编辑电阻记忆体640可与处理器（譬 如CPU610）结合在一个单一的集成电路中。

本发明可以在一个印刷电路板中的一部分或全部的集成电路来实现，或者 是一个系统中实现。三维可程序编辑电阻元件可以是电子熔丝、反熔丝、非挥 发性记忆体，熔丝可以是可金属硅化(Silicide)或不金属硅化的单晶或多晶硅， 金属多晶硅(polymetal)、热绝缘主动区、局部内连接(local interconnect)、或者 其他半导体材料、金属、金属合金、阻挡层金属，金属可以是W,Co,Al,Ta,Ti, Cu或者它们其中一种组合。阻挡层金属可以是TiN,Ta,TaN,Ru,TiW,WN或 者是它们其中一种结合。一些其他的结合也可以使用：Ti/W/WN,Ti/W/TiN, Ti/Al/TiN,(Ti/TiN)/Al/TiN,Ti/Al/TiW或是它们其中一种组合。反熔丝可以是 两电极间的介电质，介电质可以是下列材料之一：HfO₂,Al₂O₃,TiOx,LaOx, TaOx,RuOx,ZrOx,ZrSiO,HfSiO,HfAlO,HfSiON,ZrAlSiO,HfAlSiO, ZrAlSiON,SiO₂,及SiN或者它们其中一种组合。非挥发性记忆体可以是复杂 的金属氧化物三明治结构，包括纳米碳管记忆体，石墨烯可切换电阻材料、碳 电阻率切换材料、相变记忆体，导电桥接记忆体，电阻记忆体，可切换聚合物 记忆体或磁穿隧记忆体中的一个。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。