基于FPGA的高基模乘器

摘要

本发明公开了一种基于FPGA的高基模乘器，它包括MMM_CONTROL模块、第一乘法器、第一加法器、第二乘法器、第二加法器、Cbufupdate模块和DATA_OUT模块，数据输入MMM_CONTROL模块中，MMM_CONTROL模块的输出端分别与第一乘法器、第二乘法器和Cbufupdate模块相连，第一乘法器的输出端通过第一加法器与Cbufupdate模块相连，Cbufupdate模块通过第二乘法器与第二加法器相连，第二加法器的输出与Cbufupdate模块相连，更新Cbufupdate模块中的数据，Cbufupdate模块在每一次更新后读入一个新的Bi数据送给第一乘法器，在第一乘法器中进行Bi*Aj的运算，Cbufupdate模块通过DATA_OUT模块输出最终结果。本发明提供了一种高基、高流水度的模乘器，能根据硬件资源实现高性能、高资源比的模乘运算，且有利于实现模乘器集群。