FPGA中实现3/4速率(2,1,7)卷积编码的方法

摘要

本发明公开了一种FPGA中实现3/4速率(2,1,7)卷积编码的方法，该方法通过卷积编码电路和打孔电路实现，将待编码码元输入(2,1,7)卷积编码电路，经卷积编码后输出编码后的IQ信息，然后将所述编码后的IQ信息输入到打孔电路，打孔电路对所述编码后的IQ信息进行固定信息位的删除，得到3/4速率的编码；所述打孔电路中设置有两个时钟，其中一个为标参时钟，另一个为卷积码的编码时钟，所述编码时钟为标参时钟速率的3/4，本发明打孔电路中设计有两个独立的计数器，分别对输入数据计数和对输出的数据计数，当这连个计数器的值相等时,数据完全输出,当输入大于输出时,输出指示有效,否则输出指示数据无效。