一种调控陶瓷电介质微观结构及介电性能的方法

摘要

本发明中，在陶瓷粉体A中加入陶瓷粉体B，陶瓷粉体B的质量与陶瓷粉体A的质量比大于0小于等于0.30，二者混合并超细磨制得均匀的陶瓷粉体C，陶瓷粉体C干燥后过筛，在得到的粉体中加入PVA，经流延成型工艺得到陶瓷生坯，陶瓷生坯排胶后在NH3中或N2和H2组成的混合气体中在1100~1400℃的温度范围内进行烧结，形成陶瓷介质D，在陶瓷介质D表面被覆氧化剂层得到陶瓷介质E，陶瓷介质E置于热等静压烧结炉内，经过热等静压处理后得到陶瓷介质F。借助本发明得到的陶瓷介质F的电介质微观结构及介电性能得到调控，从而使陶瓷电介质的介电性能得到显著的提高，介电常数和电阻率显著提高，介质损耗降低。

说明书

技术领域

本发明涉及一种调控陶瓷电介质微观结构和介电性能的方法，特别是涉及热等静压调控陶瓷电介质微观结构和介电性能的方法。 

背景技术

 随着材料科学的发展，电容器逐渐向高储能、小型化、轻质量、低成本、高可靠性等方向发展，这对电介质材料的介电常数提出了越来越高的要求。在微电子领域，DRAM单元电容量的高要求迫切需要性能良好的高介电常数材料。微波模块更需要大电容量、微型化的电容器；储能电容器的能量E=1/2CV²，提高电容器介质的介电常数是提高放电能量的重要途径。因此，电子学和电工学的发展对巨介电系数材料提出现实的要求。但大介电常数的陶瓷电介质往往难以获得温度稳定性、介电损耗、频率特性，尤其是电阻率等均优良的特性，对巨介电常数的材料尤其如此。 

巨介电常数材料（K＞10⁴）包括： 

  ⑴均质材料，如改性BaTiO₃系统，请参阅中国专利申请号CN201110000663.X、CN201010560894.1、 CN201110127263.5。该类电容器瓷料在K值较大时温度稳定性不能满足EIA X7R(-25^oC～+125^oC，⊿C/C＜±15%)要求，而满足EIA X7R要求的这类瓷料，其K值最高仅为4000。

⑵非均质材料 

    ①临界渗流结构介电材料，包括陶瓷基和有机基两大类。陶瓷基类如过渡金属氧化物基（请参阅中国专利ZL02121437.9）,以及钛酸钡、乙炔黑和PbO－B₂O₃玻璃粉混合物（请参阅中国专利ZL200510061081.7）。该类材料往往介电损耗过大，也没有电阻率数据。

    ②界面极化巨介电效应，如晶界层电容器，（请参阅中国专利CN201310112735.9、ZL200510034827.5），前者没有提供电阻率数据，后者介电常数一般小于30000。 

    ③非均质型巨介电材料，如钛酸铜钙陶瓷材料（CCTO），请参阅中国专利ZL200610049584.7、ZL201110196212.8，其介电损耗过大，且无电阻率数据；若损耗降到较小，则介电常数只有几千。 

  其他类型如磁电复合材料介电常数可达100000以上（请参阅CN201210397951.8、CN201210359127.3、CN201210124046.5、CN201110062848.3、CN201110062846.4、CN200910254522.3等），但其介电损耗甚大，且无电阻率数据，不宜作为电容器电介质材料。 

Sm_1.75Sr_0.25NiO₄陶瓷介电常数可超过60000（宋长霖，K₂NiF₄结构镍酸盐陶瓷的介电驰豫[D]. 浙江大学硕士论文, 2010年），且添杂了NiO和La_2xSr_xNiO₄ (x=1/3 or 1/8)后则发现其介电常数高达10⁵（Krohns, S. et al. Colossal dielectric constant up to gigahertz at room temperature [J]. Appl. Phys. Lett. 94, (2009) ）。但这些材料介电损耗均在10^-1数量级。 

Nature Materials网络版上发表文章(Wanbiao Hu1, et al,“Electron-pinned defect-dipoles for high-performance colossal permittivity materials”, Nature Materials, Published online:30 June 2013)，报道了对金红石TiO₂引入施主（Nb⁵⁺）和受主（In³⁺）双掺杂得到巨介电常数的成果。其分子表达式为：                                                   ，当x=10%时介电常数约为6×10⁴，温度稳定性甚佳，同时在宽频率范围内DF＜0.02。但该材料的电导率高达10^-7Ω^-1.cm^-1, 仍未能满足电容器电介质的要求。 

 至今能够实用的还是SrTiO₃晶界层电容器材料，这类陶瓷的介电常数一般在30000以下，电阻率是限制介电常数进一步提高的主要因素。 

鉴于此，需要对这类陶瓷的电介质微观结构及介电性能进行调控，以提高这类陶瓷的介电常数和电阻率，降低介质损耗，使其介电常数随温度的变化率满足EIA X7R标准。 

  

发明内容

本发明的目的在于提供调控陶瓷电介质微观结构及介电性能的方法，以调控陶瓷电介质微观结构及介电性能。 

 为了实现上述目的，本发明调控陶瓷电介质微观结构和介电性能的方法一， 

包括以下步骤：

步骤一:在由SrTiO₃、BaTiO₃、CaTiO₃、PbTiO₃、TiO₂等物质中的一种或若干种构成的陶瓷粉体A中加入由Nb₂O₅、Ta₂O₅、V₂O₅、Y₂O₃、La₂O₃、WO₃、Bi₂O3、Mn₂O₅等物质中的一种或若干种构成的陶瓷粉体B，陶瓷粉体B的质量与陶瓷粉体A的质量比大于0小于等于0.30；

步骤二:所述陶瓷粉体A与所述陶瓷粉体B混合，且进行超细磨制得均匀的陶瓷粉体C；

步骤三：所述陶瓷粉体C经干燥后过筛，在过筛得到的所述陶瓷粉体C中加入PVA或PVC，经流延、干压或挤膜等成型工艺得到陶瓷生坯；

步骤四：所述陶瓷生坯排胶后在NH₃气体中或N₂和H₂组成的混合气体中于1100～1500℃的温度范围内进行烧结，形成陶瓷介质D；

步骤五：在所述陶瓷介质D的表面被覆一层氧化剂层得到陶瓷介质E， 所述氧化剂层由SiO₂、B₂O₃、ZnO、Al₂O₃、Bi₂O₃、CuO、CaO、Pb₃O₄、La₂O₃、MoO₃等一种或若干种物质组成；

步骤六:将所述陶瓷介质E放置于热等静压烧结炉内，调整炉内的烧结气压参数和温度参数进行烧结，气压范围为0.2～10MPa，温度范围为600℃～1500℃，经过所述热等静压处理后得到陶瓷介质F。

本发明调控陶瓷电介质微观结构和介电性能的方法二，包括以下步骤： 

步骤一：取LaCrO₃，La_1-xSr_xCoO_3-δ,SnO₂，MoSi₂，SiC，LaNiO₃等导电陶瓷粉体中的一种或若干种为陶瓷粉体A；

步骤二：所述陶瓷粉体A中加入PVA或PVC，经流延、干压或挤膜等成型工艺得到陶瓷生坯C；

步骤三：所述陶瓷生坯C排胶后在空气中、NH₃气体中或N₂和H₂组成的混合气体中于1100～1500℃的温度范围内进行烧结，形成陶瓷介质D；

步骤四：在所述陶瓷介质D的表面被覆一层氧化剂层得到陶瓷介质E， 所述氧化剂层为SiO₂、B₂O₃、ZnO、Al₂O₃、Bi₂O₃、CuO、CaO、Pb₃O₄、La₂O₃、MoO₃等一种或若干种物质；

步骤五:将所述陶瓷介质E放置于热等静压烧结炉内，调整炉内的烧结气压参数和温度参数进行烧结，气压范围为0.2～10MPa，温度范围为600℃～1500℃，经过所述热等静压处理后得到陶瓷介质F

    借助本发明的上述各方法，可对陶瓷电介质微观结构及介电性能进行调控，得到致密的瓷体及合适的晶粒和晶界层，并在温度和压力下促使晶界绝缘层均匀分布、增加有效绝缘层数量，从而使陶瓷电介质的介电性能得到显著的提高，介电常数和电阻率显著提高，介质损耗降低，介电常数随温度的变化率满足EIA X7R标准、并具有良好的微波特性。

附图说明

图1为本发明的流程图； 

图2为样品1#的断面晶粒形貌；

图3为样品2#的断面晶粒形貌；

图4为样品3#的断面晶粒形貌；

图5为样品1#~3#的介电常数，介质损耗随温度变化曲线；

图6为样品1#~3#的介电常数随温度变化率曲线。

具体实施方式

下面结合附图和具体实施例对本发明进行详细描述。 

首先介绍调控陶瓷电介质微观结构和介电性能的方法一，其包括如下步骤： 

步骤一:在由SrTiO₃、BaTiO₃、CaTiO₃、PbTiO₃、TiO₂等物质中的一种或若干种构成的陶瓷粉体A中加入由Nb₂O₅、Ta₂O₅、V₂O₅、Y₂O₃、La₂O₃、WO₃、Bi₂O3、Mn₂O₅等物质中的一种或若干种构成的陶瓷粉体B，所述陶瓷粉体B的质量与所述陶瓷粉体A的质量比大于0小于等于0.30；

步骤二:所述陶瓷粉体A与所述陶瓷分体B混合且进行超细磨制得均匀的陶瓷粉体C；

步骤三：所述陶瓷粉体C经干燥后过筛，在过筛得到的所述陶瓷粉体C中加入PVA或PVC，经流延、干压或挤膜等成型工艺得到陶瓷生坯；

步骤四：所述陶瓷生坯排胶后在NH₃气体中或N₂和H₂组成的混合气体中于1100～1500℃的温度范围内进行烧结，形成陶瓷介质D；

步骤五：在所述陶瓷介质D表面被覆一层氧化剂层得到陶瓷介质E， 所述氧化剂层为SiO₂、B₂O₃、ZnO、Al₂O₃、Bi₂O₃、CuO、CaO、Pb₃O₄、La₂O₃、MoO₃等一种或若干种物质；

步骤六:将所述陶瓷介质E放置在热等静压烧结炉内，调整炉内的烧结气压参数和温度参数进行烧结，气压范围为0.2～10MPa，温度范围为600℃～1500℃，经过所述热等静压处理后得到的陶瓷介质F。

针对上述方法一，下面提供三个具体实施例： 

具体实施例1

步骤一：在本具体实施例1中，所述陶瓷粉体A为SrTiO₃陶瓷粉体，所述陶瓷粉体B为Nb₂O₅、Ta₂O₅和La₂O₃三种陶瓷粉体的混合物，此三种陶瓷粉体分别按0.82%wt、0.64%wt和0.27%wt加入所述陶瓷粉体A中；

步骤二：将所述陶瓷粉体A和所述陶瓷粉体B混合并进行超细磨制得均匀的所述陶瓷粉体C；

步骤三：所述陶瓷粉体C经干燥后过筛，在过筛得到的所述陶瓷粉体C中加入35%wtPVA，经流延成型工艺得到陶瓷生坯；

步骤四：所述陶瓷生坯排胶后在N₂和H₂组成的混合气体中在1400^oC进行烧结，形成陶瓷介质D；

步骤五：在所述陶瓷介质D的表面被覆一层氧化剂层得到陶瓷介质E， 所述氧化剂层由SiO₂、B₂O₃和ZnO按35%wt、28%wt和37%wt组成；

步骤六:将所述陶瓷介质E放置在热等静压烧结炉内，按以下温度曲线与气压进行热等静压烧结：

温度曲线：

气压：1个大气压（0.1MPa）

经过所述热等静压烧结处理后得到所述陶瓷介质F。为了后面说明方便，此温度参数和气压参数下进行热等静压处理后得到的所述陶瓷介质F称为样品1#。

样品1#采用真空磁控溅射的方式在其上下表面形成金属层。金属化的基片通过高精度划切设备，划切成尺寸为2.4×2.4mm的电容器，然后测量电容器的性能，测得的数据如下： 

其介电常数为20000~30000；介质损耗＜0.025@1kHz；在测量电压为25V时，电阻率可达到10¹⁰Ω·cm@25℃；在-55℃~+125℃的范围内，介质常数随温度的变化率不超过±15%，满足EIA X7R的标准，具体请参阅图5和图6。

具体实施例2 

具体实施例2与具体实施1相比，热等静压处理过程中的温度参数和气压参数不同，在具体实施例2中按以下温度曲线与气压进行热等静压烧结：

温度曲线：

气压：20个大气压（2MPa）

同样，为了说明方便，经过具体实施例2中热等静压烧结处理后得到的所述陶瓷介质F称为样品2#，样品2#采用真空磁控溅射的方式在其上下表面形成金属层。金属化的基片通过高精度划切设备，划切成尺寸为2.4×2.4mm的电容器，然后测量电容器的性能，测得的数据如下：

其介电常数为40000~50000；介质损耗＜0.030@1kHz；在测量电压为25V时，电阻率可达到10¹⁰Ω·cm@25℃；在-55℃~+125℃的范围内，介质常数随温度的变化率不超过±15%，满足EIA X7R的标准，具体请参阅图5和图6。

具体实施例3 

具体实施例3与具体实施1相比，热等静压处理过程中的温度参数和气压参数不同，在具体实施例3中按以下温度曲线与气压进行热等静压烧结：

温度曲线：

气压：40个大气压（4MPa）

同样，为了说明方便，经过具体实施例3中热等静压烧结处理后等到的所述陶瓷介质F称为样品3#，样品3#采用真空磁控溅射的方式在上下表面形成金属层。金属化的基片通过高精度划切设备，划切成尺寸为2.4×2.4mm的电容器，然后测量电容器的性能，测得的数据如下：。

其介电常数为60000~80000；介质损耗＜0.030@1kHz；在测量电压为16V时，电阻率可达到10⁹Ω·cm@25℃；在-55℃~+125℃的范围内，介电常数随温度的变化率不超过±15%，满足EIA X7R的标准，具体请参阅图5和图6。 

在具体实施例1至具体实施例3中，所述样品1#、2#、3#的晶粒均发生改变，请参阅图2至图4中样品1#~3#的断面晶粒形貌图。 

通过对样品1#至样品3#的测试可以看出，经由本发明的方法一，可对陶瓷电介质微观结构及介电性能进行调控，得到致密的瓷体及合适的晶粒和晶界层，并在温度和压力下促使晶界绝缘层均匀分布、增加有效绝缘层数量，从而使其介电性能得到显著的提高，介电常数和电阻率显著提高，介质损耗降低，介电常数随温度的变化率满足EIA X7R标准，并具有良好的微波特性。 

    接着介绍本发明调控陶瓷电介质微观结构和介电性能的方法二，包括如下步骤： 

    步骤一：取LaCrO₃,La_1-xSr_xCoO_3-δ,SnO₂,MoSi₂,SiC,LaNiO₃等导电陶瓷粉体中的一种或若干种为陶瓷粉体A；

步骤二：所述陶瓷粉体A中加入PVA或PVC，经流延、干压或挤膜等成型工艺得到陶瓷生坯；

步骤三：所述陶瓷生坯排胶后在空气中、NH₃气体中或N₂和H₂组成的混合气体中于1100～1500℃的温度范围内进行烧结，形成陶瓷介质D；

步骤四：在所述陶瓷介质D的表面被覆一层氧化剂层得到陶瓷介质E， 所述氧化剂层为SiO₂、B₂O₃、ZnO、Al₂O₃、Bi₂O₃、CuO、CaO、Pb₃O₄、La₂O₃、MoO₃等一种或若干种物质。

步骤五:将所述陶瓷介质E放置在热等静压烧结炉内，调整炉内的烧结气压参数和温度参数进行烧结，气压范围为0.2～10MPa，温度范围为600℃～1500℃，经过所述热等静压处理后得到陶瓷介质F。 

针对本发明的方法二，给出一个具体实施，如下： 

步骤一：在本实施例中，所述陶瓷粉体A为LaCrO₃陶瓷粉体，取所述陶瓷粉体A；

步骤二：在所述述陶瓷粉体A中加入35%wtPVA，经流延成型工艺得到所述陶瓷生坯；

步骤三：所述陶瓷生坯排胶后在空气中于1350℃进行烧结，形成所述陶瓷介质D；

步骤四：在所述陶瓷介质D的表面被覆一层氧化剂层得到所述陶瓷介质E， 所述氧化剂层由Al₂O₃、CuO、CaO和Pb₃O₄按25%wt、18%wt、28%wt和29%wt比例组成；

步骤五：将所述陶瓷介质E放置于热等静压烧结炉内，按以下温度曲线与气压进行热等静压烧结：

温度曲线：

气压：20个大气压（2MPa）

经过热等静压烧结处理后得到所述陶瓷介质F，采用真空磁控溅射的方式在其上下表面形成金属层。金属化的基片通过高精度划切设备，划切成尺寸为2.4×2.4mm的电容器，然后测量电容器的性能，具体数据如下：

其介电常数为80000~100000；介质损耗＜0.070@1kHz；在测量电压为16V时，电阻率可达到108Ω·cm@25℃；在-55℃~+125℃的范围内，介质常数随温度的变化率不超过±15%，满足EIA X7R的标准。

借助本发明方法二，可对陶瓷电介质微观结构及介电性能进行调控，得到致密的瓷体及合适的晶粒和晶界层，并在温度和压力下促使晶界绝缘层均匀分布、增加有效绝缘层数量，从而使其介电性能得到显著的提高，介电常数和电阻率显著提高，介质损耗降低，介电常数随温度的变化率满足EIA X7R的标准。 

上述实施例仅为本发明的几种实施方式，但不能理解为对本发明专利范围的限制。所有在本发明构思的前提下做出的变通或改进，都属于本发明的保护范围。