基于数字预失真的太赫兹雷达信号发射系统及方法

摘要

本发明公开一种基于数字预失真的太赫兹雷达信号发射系统及方法，本发明的系统包括雷达信号生成模块、时钟控制模块、数字预失真模块、数字上变频模块、数模转换模块、混频模块、太赫兹倍频功率放大模块以及雷达天线。本发明方法的步骤为：接收数据、更新权系数、获得非线性补偿信号、获得数字上变频信号、获得射频信号、倍频放大、发射太赫兹信号。本发明采用数字预失真模块对太赫兹雷达前端的数字基带信号进行非线性补偿，提高了太赫兹雷达发射系统的性能。本发明中数字预失真方法采用高速现场可编程门阵列进行实现，提高了信号的有效带宽和频谱利用率。

说明书

技术领域

本发明属于通信技术领域，更进一步涉及太赫兹雷达技术领域中的一种基于数 字预失真的太赫兹雷达信号发射系统及方法。本发明采用实现高速现场可编程门阵 列（Field Programmable Gate Array，FPGA）的数字预失真技术，对太赫兹雷达发射 机系统的进行非线性失真补偿，以解决太赫兹雷达发射机中的功率放大器的线性放 大范围受约束的问题，提高太赫兹雷达发射系统的性能。

背景技术

在太赫兹雷达通信系统中，由于要获得足够的作用距离，需要增加发射机的发 射功率，从而引起功率放大器的工作点接近饱和区，这就使得功率放大器的输出信 号产生了非线性失真，会导致雷达信号带内失真和带外谱扩展，降低雷达系统的性 能。

本发明中的太赫兹雷达发射机系统中功率放大器采用耿氏二极管，耿氏二极管 输出功率可达到50毫瓦，但其输出效率只可达到15%左右。而本发明中太赫兹雷 达系统的发射功率为10毫瓦，现有的技术方法在经过多级倍频放大之后很难达到发 射机系统的发射功率，并且容易使发射机产生的雷达线性调频信号产生非线性失真， 对后续的雷达信号处理带来一定程度的影响。在此背景下，对太赫兹雷达系统中功 率放大器的非线性补偿技术的研究也备受关注，已成为太赫兹雷达系统的关键技术 之一。

电子科技大学申请的专利“一种预失真处理方法和装置”(专利申请号 201110075953.0，公开号CN102271106A)中公开了一种基于反馈回路的数字预失真 方法和装置。该专利申请的装置包括预处理单元、主预失真单元、下行调制链路、 功率放大器、反馈回路，还包括主预失真单元切换开关、功率放大器切换开关、控 制单元，主预失真单元切换开关和主预失真单元并联，功率放大器切换开关与功率 放大器并联，反馈回路由上行解调链路和副预失真单元串联而成。该专利申请的方 法通过在反馈回路中加入预失真处理，使反馈信号得到补偿，消除反馈回路造成的 失真。该专利申请公开的设备和方法存在的不足是，与功率放大器相连硬件电路实 现相对较复杂，不能达到太赫兹雷达发射机的发射功率要求，能处理的信号带宽不 够大，并且对雷达线性调频信号的非线性补偿后的效果不明显，在太赫兹雷达发射 机中所引起的非线性失真对后续的信号处理依然明显。

富士通株式会社申请的专利“失真补偿装置和功率放大器装置”(专利申请号 200910002658.5，公开号CN101499781A)中公开了一种失真补偿装置和功率放大器 装置。该专利申请的主要装置有：自适应失真补偿单元、自适应均衡器、存储器以 及控制单元，该装置利用自适应的算法对非线性失真电路信号进行控制补偿信号的 非线性失真。该专利申请公开的设备存在的不足是，对信号进行非线性补偿范围较 小，其自适应均衡器是通过数字滤波器实现的，而太赫兹雷达是高频率大带宽的信 号，普通数字滤波器很难达到要求，由此导致基于普通数字电路的数字预失真系统 在太赫兹雷达这种高频率、大带宽信号处理的场合难以广泛应用。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于高速FPGA的数字 预失真的太赫兹雷达发射机系统及方法，实现太赫兹雷达发射系统中需进行非线性 补偿数据的高速及高精度处理。

为实现上述目的，本发明的系统包括雷达信号生成模块、时钟控制模块、数字 预失真模块、数字上变频模块、数模转换模块、混频模块、太赫兹倍频功率放大模 块以及雷达天线；各模块之间通过总线连接。其中，

所述的雷达信号生成模块，用于产生基带数字线性调频信号和本振信号。

所述的时钟控制模块，用于产生固定的时钟周期，控制基带数字线性调频信号数 据的输入和输出。

所述的数字预失真模块，用于将基带数字信号进行非线性补偿。

所述的数字上变频模块，用于将经过非线性补偿的基带数字信号的频率上调到高 一级频段的信号，并合成一路数字信号。

所述的数模转换模块，用于将合成一路的数字信号转换成模拟信号。

所述的混频模块，用于将所得到的模拟信号中心频率调制成射频信号。

所述的太赫兹倍频功率放大模块，用于将射频信号多级倍频和功率放大，得到太 赫兹雷达信号。

所述的雷达天线，用于发射太赫兹雷达信号。

为实现上述目的，本发明的方法包括如下步骤：

（1）接收信号：

1a）将雷达信号生成模块生成的基带数字线性调频信号送入数字低通滤波器，得 到低通滤波后的信号；

1b）在时钟控制模块的控制下，数字预失真模块接收低通滤波后的信号，对低通 滤波后的信号的基带频谱数据进行两倍抽取，分别得到实部基带正交数字信号和虚 部的基带正交数字信号。

（2）更新权系数：

2a）计算机将经过计算的权系数送入权系数更新模块，更新权系数更新模块中 的数据；

2b）权系数更新模块通过数据总线将权系数传输给数字预失真计算模块。

（3）获得非线性补偿信号：

3a）数据预失真计算模块将已接收到的实部和虚部的基带正交数字信号作为第一 个通道的数据；

3b）在时钟控制模块的作用下，将第一个通道的数据经过一个时钟周期延时得到 第二个通道的数据，第二个通道的数据经过一个时钟周期延时得到第三个通道的数 据，第三个通道的数据经过一个时钟周期延时得到第四个通道的数据，第四个通道的 数据经过一个时钟周期延时得到第五个通道的数据；

3c）按照下式，获得5个通道预补偿的数据：

$x_m\left(n\right)=\underset{k=0}{\overset{K-1}{\Sigma }}{\left|x(n-m+1)\right|}^{2k}$

其中，x_m(n)表示五个通道中第m个通道预补偿的数据，n表示雷达信号生成模 块生成的基带数字线性调频信号数据的总数，K表示对第m个通道数据补偿的次数， K为大于等于3的正整数，x(n-m+1)表示五个通道中第m个通道的数据，|·|表示 对数据进行求模操作；

3d）按照下式，获得5个通道的补偿数据：

y_m(n)=x(n-m+1)x_m(n)w_mk

其中，y_m(n)表示五个通道中第m个通道的补偿数据，n表示雷达信号生成模块 生成的基带数字线性调频信号数据的总个数，x(n-m+1)表示五个通道中第m个通道 的数据，x_m(n)表示五个通道中第m个通道预补偿的数据，w_mk表示五个通道中第m 个通道对应第k次补偿的权系数；

3e）在时钟控制模块的控制下，按照下式，获得经过非线性补偿的实部和虚部的 信号：

$y\left(n\right)=\underset{m=1}{\overset{M}{\Sigma }}{y}_m\left(n\right)$

其中，y(n)表示经过非线性补偿的实部和虚部的信号，n表示雷达信号生成模块 生成的信号数据的总个数，M表示通道总数。

（4）获得数字上变频信号：

4a）在时钟控制模块的控制下，数字预失真模块将经过非线性补偿的实部和虚部 的信号传递到多相滤波模块；

4b）多相滤波模块分别对接收到的经过非线性补偿的实部和虚部信号，采用多相 滤波操作，得到高速率的实部和虚部信号；

4c）在时钟控制模块的控制下，半相滤波模块接收高速率的虚部信号，将虚部信 号送入低通滤波器，得到滤波后的虚部信号；

4d）移位模块接收高速率的实部信号，将实部信号向右移动，移动的位数为虚部 信号数据的位数，得到移位后的实部信号；

4e）在时钟控制模块的控制下，将滤波后的虚部信号和移位后的实部信号，传输 给多相滤波的数字正交变换的逆过程模块；

4f）将移位后的实部信号乘以-1，与滤波的虚部信号相加，得到高速率的雷达数 字线性调频信号；

4g）在时钟控制模块的控制下，将高速率雷达数字线性调频信号送给二进制码转 换模块，得到数字的雷达中频信号。

（5）获得射频信号：

5a）数模转换模块将数字的雷达中频信号，经过A/D转换器转化为模拟的线性调 频信号；

5b）混频模块将模拟的线性调频信号与雷达信号生成模块产生的本振信号，通过 混频器进行混频，得到射频信号。

（6）倍频放大：

6a）将射频信号送到倍频功率放大模块的倍频器模块，得到太赫兹波段的雷达信 号；

6b）将太赫兹波段的雷达信号送到功率放大器模块，得到功率放大后的太赫兹波 段的雷达信号。

（7）发射太赫兹信号：

雷达天线发射功率放大后的太赫兹波段的雷达信号。

本发明与现有技术相比具有以下优点：

第一，本发明的系统将数字预失真模块引入到太赫兹雷达发射系统中，解决了 现有技术中太赫兹雷达的发射信号线性度的问题，克服了雷达系统频率低以及非线性 补偿范围小的缺点，使得本发明系统明显减小非线性失真对系统带来的不利影响，有 利于提高接收系统对发射信号进行参数估计的精确性。

第二，本发明的方法采用高速现场可编程门阵列的数字预失真方法对数字基带信 号进行数字预失真的非线性补偿，克服了现有技术中处理数字基带信号带宽低的缺 点，使得本发明的方法明显提高了信号的有效带宽。

附图说明

图1为本发明的系统框图；

图2为本发明方法的流程图；

图3为本发明方法中的数字预失真步骤的示意图；

图4为本发明方法中的多相滤波操作步骤的示意图。

具体实施方式

下面结合附图对本发明作进一步的描述。

参照附图1，本发明系统包括雷达信号生成模块、时钟控制模块、数字预失真 模块、数字上变频模块、数模转换模块、混频模块、太赫兹倍频功率放大模块以及 雷达天线，各模块依次通过总线连接。其中：

雷达信号生成模块，主要由频率源DDS信号生成器生成基带数字线性调频信号， 基带数字线性调频信号经过数模转换和倍频得到中心频率为20GHz的本振信号。

时钟控制模块，在FPGA芯片中根据需要设计一定值的时钟周期，通过控制时 钟实现控制数据的输入和输出。

数字预失真模块包括权系数更新模块和数字预失真计算模块；权系数更新模块 为给需要补偿的信号提供最优的权系数用于动态实时更新权系数，数字预失真数据 计算模块用于接收并处理基带正交信号数据和权系数更新模块产生的数据，实现雷 达线性调频信号非线性失真的补偿。

数字上变频模块包括多相滤波模块、半相滤波模块、移位模块、多相滤波的数 字正交变换的逆过程模块和二进制码转换模块；多相滤波模块用于得到高速率的信 号数据，半相滤波模块用于处理虚部数据，移位模块依据半相滤波的阶数来控制移 位的位数，用于处理实部数据，多相滤波的数字正交变换的逆过程模块用于将实部 和虚部信号数据结合进行多相滤波的逆过程。

本发明实施例中二进制码转换模块通过转换芯片8192将有符号数转化为无符 号数据，得到数字的雷达中频信号。

数模转换模块，用于将基带数字信号转换成模拟信号，实现数模转换。混频模 块，用于将所得到的模拟信号中心频率调制成射频信号。

太赫兹倍频功率放大模块包括倍频器模块和功率放大器模块；倍频器模块用于 将信号频率进行六倍放大得到太赫兹信号，功率放大器模块用于增大太赫兹信号功 率。

雷达天线，用于发射太赫兹雷达信号。

参照附图2，本发明方法的具体步骤如下：

步骤1，接收信号。

雷达信号生成模块通过固态频率源中的波形产生器调制并产生360MHz的基带 数字线性调频信号，将此基带数字线性调频信号送到数字低通滤波器，得到低通滤 波后的信号。

数字预失真模块接收低通滤波后的信号，在时钟控制模块的控制下对低通滤波 后的信号基带频谱数据进行两倍抽取，分别得到一路实部基带正交数字信号和一路 虚部的基带正交数字信号。

步骤2，更新数字预失真权系数。

计算机通过最优化的方法找到与基带正交数字信号的数据相匹配的权系数，传 递到FPGA芯片中权系数更新模块，实时更新权系数更新模块中的权系数；更新后， 权系数更新模块通过数据总线将权系数传输给数字预失真计算模块。

步骤3，获得非线性补偿信号。

参照图3，图3中的符号表示权系数与通道数据相乘，符号表示不同通道 数据相加。

参照附图3，获得非线性补偿信号的具体步骤如下：

第一步，数据预失真计算模块将已接收到的实部和虚部的基带正交数字信号作 为第一个通道的数据，如附图3中的x(n)。在时钟控制模块的作用下，将第一个通 道的数据经过一个时钟周期延时得到第二个通道的数据，如附图3中的x(n-1)，第 二个通道的数据经过一个时钟周期延时得到第三个通道的数据，如附图3中的 x(n-2)，第三个通道的数据经过一个时钟周期延时得到第四个通道的数据，如附 图3中的x(n-3)，第四个通道的数据经过一个时钟周期延时得到第五个通道的数 据，如附图3中的x(n-4)。

第二步，按照下式，获得5个通道预补偿的数据：

$x_m\left(n\right)=\underset{k=0}{\overset{K-1}{\Sigma }}|x(n-m+1){|}^{2k}$

其中，x_m(n)表示五个通道中第m个通道预补偿的数据，n表示雷达信号生成模 块生成的基带数字线性调频信号数据的总数，K表示对第m个通道数据补偿的次数， K为大于等于3的正整数，在本次发明中K取值为4，x(n-m+1)表示五个通道中第 m个通道的数据，|·|表示对数据进行求模操作。

按照下式，获得5个通道的补偿数据：

y_m(n)=x(n-m+1)x_m(n)w_mk

其中，y_m(n)表示五个通道中第m个通道的补偿数据，n表示雷达信号生成模块 生成的基带数字线性调频信号数据的总个数，x(n-m+1)表示五个通道中第m个通道 的数据，x_m(n)表示五个通道中第m个通道预补偿的数据，w_mk表示五个通道中第m 个通道对应第k次补偿的权系数，在本发明中k取值范围为1～K之间的正整数。

将第一个通道的数据，如附图3中的x(n)与权系数更新模块传递的第一个权系 数相乘，得到第一个通道的第一个单元的数据；将第一个通道数据求平方，如附图3 中的|x(n)|²，与第一个通道的数据以及第二个权系数相乘，作为第一个通道的第二个 单元的数据；将第一个通道数据的求四次方，如附图3中的|x(n)|⁴，与第一个通道的 数据以及第三个权系数相乘，作为第一个通道的第三个单元的数据；将第一个通道数 据求六次方，如附图3中的|x(n)|⁶，与第一个通道的数据以及第四个权系数相乘，作 为第一个通道的第四个单元的数据；将第一个通道数据求八次方，如附图3中的 |x(n)|⁸，与第一个通道的数据以及第五个权系数相乘，作为第五个单元的数据；将上 述步骤得到的五个单元的数据进行求和运算，得到第一个通道预补偿的数据。将另外 经过时钟周期延时的四个通道数据与第一个通道数据进行上述相同的运算操作，得到 另外四个通道的预补偿数据。

第四步，在时钟控制模块的控制下，按照下式获得经过非线性补偿的实部和虚部 的信号：

$y\left(n\right)=\underset{m=1}{\overset{M}{\Sigma }}{y}_m\left(n\right)$

其中，将五个通道补偿的数据进行求和得到y(n)，y(n)表示经过非线性补偿的 实部和虚部的信号，在本发明中得到的信号频率为360MHz，n表示雷达信号生成模 块生成的信号数据的个数，M表示通道总个数。

步骤4，获得数字上变频信号。

参照图4，图4中的符号表示数据相加，↓符号表示对非线性补偿的实部和虚 部的信号2倍数据抽取，↑符号表示对非线性补偿的实部和虚部的信号进行3倍数 据内插，FIR表示对非线性补偿的实部和虚部的信号进行低通滤波。

参照图4，获得经过多相滤波信号的具体实施操作，在时钟控制模块的控制下， 数字预失真模块将经过非线性补偿的实部和虚部的信号传递到多相滤波模块，多相滤 波操作的步骤如下：

第一步，将经过非线性补偿的实部和虚部的信号的数据依次均匀分成六组信号；

第二步，在时钟控制模块的控制下进行如下操作：

对第一组、第四组和第六组非线性补偿的实部和虚部的信号依次进行延时一个时 钟周期即z^-1、2倍数据抽取、FIR低通滤波和3倍数据内插的操作，得到第一组、第 四组和第六组高速率的信号。

对第二组、第三组非线性补偿的实部和虚部信号依次进行2倍数据抽取、FIR低 通滤波及3倍数据内插的操作，得到第二组、第三组高速率的信号。

对第五组非线性补偿的实部和虚部信号依次进行2倍数据抽取、FIR低通滤波、 3倍数据内插及延时三个时钟周期即z^-3的操作，得到第五组高速率的信号。

第三步，将第一组高速率信号和第二组高速率信号求和，将求和后的信号延迟一 个时钟周期即z^-1，得到第一路高速率线性调频信号。

第四步，将第三组高速率信号和第四组高速率信号求和，将求和后的信号延迟两 个时钟周期即z^-2，得到第二路高速率线性调频信号。

第五步，将第五组高速率的信号和第六组高速率的信号求和，得到第三路高速率 线性调频信号。

第六步，将得到的三路高速率线性调频信号求和，得到输出的高速率的实部和虚 部信号z(n)，且多相滤波后的高速率实部和虚部信号的频率为540MHz。

在时钟控制模块的控制下，半相滤波模块通过数据总线接收高速率的虚部信号， 将虚部信号送入低通滤波器，得到经过滤波的虚部信号。移位模块通过数据总线接收 高速率的实部信号数据，将实部信号数据向右移位，虚部信号的位数是多少位，就需 要移动相应的位数，得到移位后的实部信号。

在时钟控制模块的控制下，将经过滤波的虚部信号和移位后的实部信号，通过数 据总线传输给多相滤波的数字正交变换的逆过程模块；将移位后的实部信号与-1相 乘后，与移位的虚部信号相加，得到高速率的频率为1080MHz的雷达数字线性调频 信号。将高速率的雷达数字线性调频信号送给二进制码转换模块，具体的转换通过转 换芯片8192，实现高速率的雷达数字线性调频信号转为数字的无符号信号，得到数 字的雷达中频信号。

步骤5，获得射频信号。

数模转换模块将数字的雷达中频信号经过A/D转换器转化为模拟的线性调频信 号，将其与雷达信号生成模块产生的本振信号进行混频，得到射频信号。

步骤6，倍频放大。

将射频信号依次送到倍频功率放大模块的三倍倍频器模块，功率放大器模块的耿 式二极管，得到中频的雷达信号，中频的雷达信号再依次进行两倍倍频器和功率放大 器耿式二极管，得到功率放大后的太赫兹波段的雷达信号。

步骤7，发射太赫兹信号。

雷达天线发射功率放大后的太赫兹波段的雷达信号。