流水线式ADC级间误差校准

摘要

本发明提供一种模数转换器（ADC）200，其包括多个流水线式ADC（202-1，202-2）和调整电路204。每个流水线式ADC适合于接收模拟输入信号（AIN）并产生输出信号（Da，Db）给输出电路（206），具有可调的传递函数，并且包括补偿器。所述调整电路（204）耦合到每个流水线式ADC以能够为每个流水线式ADC调整传递函数，从而基本消除估算模糊。另外，所述调整电路估算级间误差并为每个流水线式ADC调整补偿器以补偿所述级间误差，其中级间误差包括级间增益误差和DAC增益误差中的至少一个。

说明书

技术领域

本发明涉及流水线式模拟-数字转换器或模数转换器（ADC），更具 体地，涉及流水线式ADC，其利用分裂ADC架构补偿每一级中的级间 增益误差或数模转换器（DAC）增益误差。

背景技术

流水线式ADC已被广泛应用于（例如）高性能数字通信系统，波形 采集和仪器中。虽然最先进的流水线式ADC的速度已经超过了100 MSPS，但是分辨率一般被由电路非理想因素（即电容失配和有限运算放 大器（opamp）增益等等）导致的级间增益误差和/或DAC增益误差限制。 所以，分辨率超过12位的大多数流水线式ADC通常需要某些线性增强 技术。

也存在一些架构，称为分裂ADC架构，其可用于执行背景校准，现 转向图1，可看到使用分裂ADC架构的常规ADC100的示例。该ADC 100一般包括通道或ADC102-1和102-2，加法器104-1和104-2以及除法器 106。典型的，ADC102-1和102-2具有相同的基本结构，并且，在操作中， 接收同一模拟输入信号AIN，以在大约相同的时间执行数据转换（分别 产生数字输出信号DA和DB）。这些输出信号DA和DB之间的差值△D 由加法器104-2（其作为减法器工作）产生，可被用于校准ADC102-1和 102-2，同时所述输出信号DA和DB的平均值（由加法器104-1和除法器 106产生）会对应于ADC100的数字输出。但是，当ADC102-1和102-2 为流水线式ADC时，在补偿级间增益误差和/或DAC增益误差时有困难。

所以，需要一种方法和/或仪器，其补偿流水线式ADC中的级间增 益误差和/或DAC增益误差。

常规电路的一些示例被描述在：Park等人在Proc.ISSCC Digest Te  chnical Papers，130-131页，2001年2月的“A10-b lOOMS/s CMOS pip  elined ADC with1.8V power supply（具有1.8V供电的10-b100MS/s C  MOS流水线式ADC）”；McNeill等人在IEEE Digest Technical Papers， 卷40，2437-2445页，2005年10月的“Split ADC Architecture for Determ  inistic Digital Background Calibration of a16-bit1-MS/s ADC（用于16 位1-MS/s ADC的确定性数字背景校准的分离ADC架构）”；Li等人的， “Background calibration techniques for multistage pipelined ADCs with  digital redundancy（用于带数字冗余的多级流水线式ADC的背景校准技 术）”，IEEE Trans.Circuits Syst.II,Analog Digit.Signal Process.，卷5 0，9号，531-538页，2003年9月；美国专利6,081,215号，美国专利6,445, 317号，美国专利6,452,518号，美国专利7,312,734号，以及美国公开号为 2006/0176197的文献。

发明内容

一个示例性实施例因此提供一种仪器。所述仪器包括多个流水线式 模数转换器（ADC），其中每个流水线式ADC适用于接收模拟输入信号， 并且其中每个流水线式ADC具有可调整的传递函数，并且其中每个流水 线式ADC包括补偿器，和耦合到每个流水线式ADC的调整电路，其中 所述调整电路为每个流水线式ADC调整所述传递函数以基本消除估算模 糊，并且其中所述调整电路估算级间误差，并调整每个流水线式ADC的 补偿器以补偿所述级间误差，级间误差包括级间增益误差和数模转换器 （DAC）增益误差中的至少一个。

在一个示例性实施例中，每个流水线式ADC进一步包括：多个级， 其以序列彼此耦合；以及后端子ADC，其耦合到所述序列的最后一级。

在一个示例性实施例中，每个补偿器进一步包括：数字加法器，其 耦合到其流水线式ADC的序列的每个级；以及数字乘法器，其耦合到所 述后端子ADC和所述数字加法器之间，并且其耦合到所述调整电路，其 中所述调整电路为所述数字乘法器调整增益以补偿所述级间误差。

在一个示例性实施例中，每个流水线式ADC的每个级进一步包括： 输入终端；子ADC，其耦合到所述输入终端；DAC，其耦合到所述子 ADC；减法器，其耦合到输入终端和所述DAC；以及残差放大器（residue  amplifier），其耦合到所述减法器。

在一个示例性实施例中，每个子ADC进一步包括多个补偿器，其适 于被移位，以调整其流水线式ADC的传递函数。

在一个示例性实施例中，所述调整电路将至少一个所述流水线式 ADC的第一级的子ADC移位最低有效位（LSB）的1/4。

在一个示例性实施例中，流水线式ADC的每一级进一步包括模拟乘 法器，其耦合到所述输入终端和所述子ADC之间，其中所述模拟乘法器 的增益被所述调整电路调整。

在一个示例性实施例中，提供校准ADC的方法，该ADC具有第一 流水线式ADC和第二流水线式ADC被。所述方法包括将第一流水线式 ADC的第一级的第一子ADC的第一组比较器移位第一数量，以调整所 述第一流水线式ADC的第一传递函数；将第二流水线式ADC的第一级 的第一子ADC的第二组比较器移位第二数量，以调整所述第二流水线式 ADC的第二传递函数；一旦第一组比较器和第二组比较器已经被移位， 就为ADC估算级间误差，其中所述级间误差包括级间增益误差和DAC 增益误差中的至少一个；以及调整第一流水线式ADC的第一补偿器和第 二流水线式ADC的第二补偿器，以补偿所述级间误差。

在一个示例性实施例中，调整步骤进一步包括：调整所述第一流水 线式ADC的第一数字乘法器的第一增益；将来自第一流水线式ADC的 第一后端子ADC的数字输出与所述第一增益相乘；将所述第二流水线式 ADC的每一级的数字输出和所述第一数字乘法器的数字输出加在一起； 调整第二流水线式ADC的第二数字乘法器的第二增益；将来自第二流水 线式ADC的第二后端子ADC的数字输出乘以所述第二增益；以及将所 述第二流水线式ADC的每一级的数字输出和所述第二数字乘法器的数字 输出相加。

在一个示例性实施例中，所述方法进一步包括：估算所述第一和第 二流水线式ADC之间的增益失配；估算所述第一和第二流水线式ADC 之间的偏移失配；以及补偿所述增益失配和偏移失配。

在一个示例性实施例中，所述第一和第二数量为最低有效位（LSB） 的1/4。

在一个示例性实施例中，一种仪器被提供。所述仪器包括第一流水 线式ADC，其具有第一传递函数并且具有：第一跟踪保持（T/H）电路， 其适用于接收模拟输入信号；第一组级，其以第一序列彼此耦合，其中 所述第一序列的第一级耦合到所述第一跟踪保持电路，并且其中至少一 个来自所述第一组级的所述级是可调整的，以调整第一传递函数；第一 后端子ADC，其耦合到所述第一序列的最后一级；以及第一补偿器，其 耦合到第一组级的每一级和所述第一后端子ADC；第二流水线式ADC， 其具有第二传递函数并且具有：第二跟踪保持电路（T/H），其适用于接 收模拟输入信号；第二组级，其以第二序列彼此耦合，其中所述第二序 列的第一级耦合到所述第二跟踪保持电路，并且其中至少一个来自所述 第二组级的所述级是可调整的，以调整第二传递函数；第二后端子ADC， 其耦合到所述第二序列的最后一级；以及第二补偿器，其耦合到第二组 级的每一级和所述第二后端子ADC；以及调整电路，其耦合到所述第一 和第二流水线式ADC以调整所述第一和第二传递函数并且耦合到第一和 第二补偿器，其中所述调整电路估算级间误差，并调整所述第一和第二 补偿器以补偿所述级间误差，所述级间误差包括级间增益误差和DAC增 益误差中的至少一个。

在一个示例性实施例中，所述第一补偿器进一步包括第一数字加法 器，其耦合到所述第一组级的每一级；以及第一数字乘法器，其耦合到 所述第一后端子ADC和所述第一数字加法器之间并且耦合到所述调整电 路。

在一个示例性实施例中，所述第一补偿器进一步包括：第二数字加 法器，其耦合到所述第二组级的每一级；以及第一数字乘法器，其耦合 到所述第二后端子ADC和所述第二数字加法器之间并且耦合到所述调整 电路。

在一个示例性实施例中，来自所述第一和第二组级的每一级进一步 包括：输入终端；子ADC，其耦合到所述输入终端；DAC，其耦合到所 述子ADC；减法器，其耦合到输入终端和所述DAC；以及残差放大器， 其耦合到所述减法器。

在一个示例性实施例中，每个子ADC进一步包括闪速ADC，其具 有多个比较器，其中每个比较器适于被移位。

在一个示例性实施例中，所述调整电路将至少一个所述流水线式 ADC的所述第一级的所述子ADC移位最低有效位（LSB）的1/4。

根据示例性实施例，所述仪器进一步包括输出电路，其耦合到所述 第一和第二数字加法器。

在一个示例性实施例中，所述第一流水线式ADC进一步包括第一失 配补偿器，其耦合到所述第一跟踪保持电路和所述第一组级的第一级之 间，并且其中所述第二流水线式ADC进一步包括第二失配补偿器，其耦 合到所述第二跟踪保持电路和所述第二组级的第一级之间，并且其中所 述调整电路估算第一和第二流水线式ADC之间的增益和偏移失配，并调 整所述第一和第二失配电路。

在一个示例性实施例中，所述调整电路使用最小均方（LMS）算法 估算所述级间误差、所述增益失配以及所述偏移失配。

附图说明

图1示出常规ADC的示例；

图2示出根据本发明示例实施例的ADC的示例；

图3示出图2中流水线式ADC的示例；

图4和图5示出图3中的级的示例；

图6示出图4和图5中子ADC的示例；

图7A和图7B描述图2的流水线式ADC的传递函数的调整。

图8A和图8B描述图2中ADC带校准和不带校准的无杂散动态范 围（SFDR）。

图9描述图2中ADC使用的校准方法的收敛。

具体实施方式

图2图示说明示例ADC200，其一般包括流水线式ADC202-1和 202-2，调整电路204和输出电路206。此处，为了简单，两个流水线式 ADC被示出，但额外的流水线式ADC或ADC树可被采用。在操作中， ADC202-1和202-2中的每个一般具有相同的结构并接收模拟输入信号 AIN来为输出电路206产生输出信号D_a和D_b（输出电路206能平均这些 信号并能执行数字化校正）。调整电路204为ADC202-1和202-2提供调 整以补偿级间增益误差和/或DAC增益误差（在ADC202-1和202-2之 内）和增益/偏移失配（在ADC202-1和202-2之间）。

在图3中，每个流水线ADC202-1和202-2（在图3中用202表示） 可被看得更仔细。如所示，流水线ADC202一般包括补偿器314（其一 般包括数字乘法器或数字增益模块312和加法器或合并器310）和流水线 301（其包括跟踪保持电路（T/H）302，失配补偿器308，以序列耦合到 一起的一组级304-1至304-N，和后端子ADC306）。在操作中，调整电 路206接收来自加法器310（其合并了来自级304-1至304-N和后端子 ADC306的数字输出）的输出，并应能够通过对数字乘法器312（其耦合 在加法器310和后端子ADC306之间）执行调整（也即，调整增益）来 补偿级间增益误差和/或DAC增益误差。但是，在这些情况下，存在估 算模糊，其一般阻止精确估算。

为简单起见，假定存在一级（即，304-1）和后端子ADC（即，306）。 那么输出信号D_a和D_b为：

(1)D_a=D_1,a+g_aD_2,a，以及

(2)D_b=D_1,b+g_bD_2,b

其中D_1,a和D_1,b为级（即304-1）的输出，D_2,a和D_2,b为后端子ADC （即，306）的输出，并且g_b和g_b为数字乘法器（即，312）的增益。因 为所述级（即304-1）的输出D_1,a和D_1,b应为相同的，所以差值ΔD可为：

(3)ΔD=D_a－D_b=g_aD_2,a－g_bD_2,b

数字乘法器（即，306）的最优解为：

(4)$g_a^{\mathrm{opt}}=\frac{1}{G_{1a}},$以及

(5)$g_b^{\mathrm{opt}}=\frac{1}{G_{1b}}$

其中，D_1,a和D_1,b表示级间增益和/或DAC增益误差，所以，当使用 最小均方（LMS）算法将误差最小化后，存在估算模糊，因为系统中变 量的数量超过了等式的数量。也就是说，所述估算模糊为：

(6)以及

(7)

为了解决所述估算模糊，调整电路204可调整每个流水线ADC（即 图2中的204-1和204-2）的传递函数，并且存在若干方法来调整这些传 递函数。

图4和图5图示说明级304-1到304-N（在图4和图5中分别为304-A 和304-B）的其中之一的示例，其可被所见的调整电路204调整。级304-A 一般包括子ADC402-1，DAC404，加法器408（其作为减法器工作）， 以及残差放大器406，而级304-B一般包括子ADC402-1和模拟乘法器 502。一般，模拟信号（来自跟踪保持电路302或前面的级）被子ADC402-1 转换为数字信号。该数字信号被提供给加法器310和DAC404。DAC404 将所述信号转换回模拟信号，并且来自DAC404（其能引入DAC增益） 的模拟信号由加法器408将其与来自跟踪保持电路302或来自之前级的 模拟信号相减以产生残差信号。该残差信号被残差放大器406（其能引入 级间增益）放大。

如图6中所示，子ADC402-1或402-2（此后为402）可为各种类型 的ADC之一，但其一般为闪速ADC（如所示的）。该闪速ADC402一般 包括分压器604（其一般包括彼此串连耦合的电阻R1到R（M+1））和比 较器602-1到602-M。一般，每个比较器602-1到602-M耦合到分压器 604并接收模拟输入信号以产生数字输出信号。

转回图4，对传递函数的调整可通过对子ADC402-1做直接调整来 完成。优选的，对传递函数的调整可通过用调整信号ADJ将在子ADC 402-1内的比较器602-1到602-M（即，偏移参考电压REF）移位来执行。 一般，假设流水线ADC202-1和202-2中每个的传递函数匹配（如图7A 所示），但为了解决如上所述的估算模糊，每个流水线ADC的一个或更 多个级的比较器602-1到602-M可被移位预定量。例如图7B中所示，流 水线ADC202-1的第一级（即，304-1）的比较器602-1到602-M可被移 位最低有效位（LSB）的+1/4，而流水线ADC202-2的第一级（即304-1） 的比较器602-1到602-M可被移位最低有效位（LSB）的-1/4。但是，通 过这样做，数字冗余中的某个分辨率丢失了。

可替代的，如图5中所示，来自跟踪保持电路302或来自前一级的 模拟信号在被转换之前可被改动。如所示的，乘法器502可被包括在信 号路径中。调整电路206可提供增益MUL（或提供一个信号）以基本实 现和上所述直接调整ADC402-1相同的目标。

还应该注意的是，利用多流水线ADC（即，ADC200），在通道间有 增益和偏移失配。当乘法器（即，312）被调整为基本最佳时，这些失配 一般不归零。所以，估算应该考虑到所述增益和偏移失配。再一次假定 （为了描述简化）有两个流水线式ADC（如图2中所示），每个ADC有 两级。其中K_a和K_b（分别）表示流水线ADC202-1和202-2的整体增益 （global gain），OS_a和OS_b（分别）表示流水线ADC202-1和202-2的偏 移，并且D₀是理想输出。忽略级间增益和DAC增益误差，输出信号D_a和D_b可为：

（8）D_a=K_aD₀+OS_a，以及

（9）D_b=K_bD₀+OS_b

加权的差分δD可使用上面的等式（8）和（9）被定义如下：

（10）δD≡KD_a-D_b+OS=(KK_a-K_b)D_o+(OS+OS_a-OS_b)

其中K和OS是失配补偿器308的增益和偏移调整。由此产生的成 本函数J可为：

（11）J=δD²

当失配补偿器的增益调整K和偏移调整OS收敛到：

（12）$K=\frac{K_b}{K_a},$并且

（13）OS=OS_b-OS_a，

成本函数J的最小值可为0，表明增益和偏移失配可被补偿。将这个 成本函数扩展到自适应估算（其包括级间增益误差和/或DAC增益误差 的估算），输出信号D_a和D_b变为：

（14）D_a=K_a(D_1,a+g_aD_2,a)+OS_a

（15）D_b=K_b(D_1,b+g_aD_2,b)+OS_b

最小均方（LMS）算法可随后被应用到成本函数J（上面的等式（11）， 其利用等式（14）和等式（15）的输出信号D_a和D_b），导出下列等式：

（16）

（17）

（18）和

（19）

所以，使用上述等式（16）-（19），调整电路204可几乎同时估算（并 补偿）级间增益误差，DAC增益误差和增益/偏移失配。

图8A到图9示出一些示例仿真的结果。对于这个例子，流水线式 ADC202-1和202-2中的每个是16位的流水线式ADC，其具有4级。 流水线中4级中的每一级在本例中对于每一级分别有4、5、5、5位。相 应的，对于第一级和第二级，最佳级间增益为8和16。对于该例子，假 定两条流水线在前两级中都有增益误差，为流水线式ADC202-1和202-2 实施的增益在如下表1中示出。

表1

  流水线式ADC202-1 流水线式ADC202-2 级1 8.0092 7.9077 级2 16.1278 16.0653

为对通道失配建立模型，引入0.05%的增益失配和10LSB的偏移失 配。在图8A和8B中，在校准之前和之后的SFDR被示出，并且可观察 到的是SFDR从74dB提高到113dB。另外，流水线式ADC202-1和202-2 中每个的数字乘法器（即，312）的收敛曲线可在图9中看见，其示出了 当使用1/10的LSB移位而不是1/4的LSB移位（1/4的LSB移位可造成 更长的收敛时间）时在大约40000样本的收敛，其速度可为任何其他已 知方法的大约100倍，并且其不受限制（不像一些不用能量的方法）。

本发明涉及的本领域技术人员会理解可改动上述的示例，并且许多 其他实施例是可行的，而不离开本权利要求的范围。