一种用于消除具有光发射器的显示板中的重影现象的电路

摘要

本公开提供了一种用于为具有多个光发射器的带有共阳极拓扑的显示板中的寄生电容放电的电路，以及为带有共阴极拓扑的显示板中的寄生电容充电的电路。在共阴极拓扑中，电路包括具有门极、源极和漏极的三端设备，其中源极和漏极中的一个电耦接至该光发射器的共阴极；还包括用于控制三端设备的机构，该机构电耦接至门极。在先前已选择的光发射器被取消选择之后，该机构迅速接通该三端设备以形成在源极和漏极之间的导电路径。在共阳极处的电压下降到预定电压水平或在最大时间段结束之后，该机构断开该三端设备。

说明书

相关申请

根据35 U.S.C§119，本申请要求享受2011年2月16日提交的 第61/443703号的美国临时申请的优先权，并在此将其全文引用作为 参考。

技术领域

本公开涉及用于驱动光发射器，诸如发光二极管(LED)的电路。 更特别地，本公开涉及用于驱动包括光发射器阵列的LED显示器的 电路，以减少、抵消、或消除LED显示器中的重影效应或重影图像。

背景技术

可以以时间复用布局技术驱动显示板，诸如LED显示器。然而 时间复用驱动的缺点在于在显示板上出现重影效应或重影图像。

一般地，重影效应是指在显示板上出现的移动对象的拖尾。对于 LED显示器，重影现象可能是由杂散平板电容(或寄生电容)导致， 其产生重影电流尖峰并迫使时间复用的LED在LED应当已经被关掉 时发射短暂的闪光。LED中的重影电路尖峰的确切幅度、持续时间和 时序取决于电路中的杂散电容的数量、LED的前向电压特性、开关的 时序特性等。短暂的闪光会在不合适的时间发生发光，从而导致质量 较差图像。

随着数字LED显示板的大小和分辨率的提高，显示器设计中也 越来越需要高杠杆(highly leveraged)的LED驱动器。这通常导致大 量的扫描线和为多个LED使用相同的电流驱动器通道的可切换的配 置。因此，在这样的设备中，需要大量的功率开关元件以及大量的接 头电容。在整体的LED显示器系统设计中，杂散电容变得较为麻烦， 因为它们保持了导致重影现象的弱充电。

对于至少一个以上的原因，需要设计能够快速放电杂散或寄生电 容的LED驱动电路，以减少或消除在LED显示板上出现的重影现象。

发明内容

在一个实施例中，提供了一种用于为具有多个光发射器的显示板 中的寄生电容放电的电路。该电路包括具有门极、源极和漏极的三端 设备，其中源极和漏极中的一个电耦接至光发射器的共阳极；以及用 于控制该三端设备的机构，该机构电耦接至该三端设备的门极。在先 前已选择的光发射器被取消选择之后，所述机构迅速接通三端设备以 形成在所述三端设备的源极和漏极之间的导电路径，从而通过该导电 路径为所述寄生电容放电。在共阳极处的电压下降到预定电压水平或 在最大时间段结束之后，所述机构断开三端设备。

在另一个实施例中，提供了一种用于消除在具有多个光发射器的 显示板中的重影图像的电路。该电路包括第一电路分支、第二电路分 支以及第三电路分支。第一电路分支、第二电路分支以及所述第三电 路分支并联地电耦接在光发射器的共阴极和参考电压之间。第一电路 分支形成第一导电路径，以在先前已选择的光发射器被取消选择之 后，迅速充电所述显示板中的寄生电容。第二分支形成第二导电路径， 以在选择下一个光发射器之后立即充电所述寄生电容。第三分支形成 第三导电路径，以在先前所选择的光发射器被取消选择的情况下充电 所述寄生电容。

在另一个实施例中，提供了一种显示板。该显示板包括具有共阴 极的光发射器的阵列、电耦接至所述光发射器的阳极的电源、选择电 路、和用于消除重影现象的电路。选择电路包括用于连续地选择一个 或多个光发射器的多个开关。用于消除重影现象的电路包括充电电 路，用于消除重影图像，还包括放电电路，用于消除显示板上的重影 效应，所述放电电路包括重影效应删除模块，其电耦接至所述光发射 器的阳极，并且所述充电电路包括重影图像删除模块，其电耦接至所 述光发射器的共阴极。

附图说明

通过结合所附附图理解下述详细的说明能够容易地理解本发明 的教导。

图1示出了依据本公开的一个实施例的包括LED阵列的显示板；

图2示出了依据本公开的一个实施例的显示板的连接拓扑图；

图3示出了依据本公开的一个实施例的用于消除显示板中的重影 效应的图像校正电路；

图4示出了计时器保护如何在图3所示的图像校正电路中运作；

图5示出了依据本公开的另一个实施例的用于驱动显示板的电路 的示意图；

图6示出了图5中驱动电路的时序图；

图7示出了图5中驱动电路的重影效应删除模块的实施方式；

图8示出了图5中驱动电路的重影图像删除模块的实施方式，重 影图像删除模块包括第一电路分支、第二电路分支和第三电路分支；

图9示出了图8中重影图像删除模块的第一电路分支的示意图；

图10示出了图9中第一电路分支的延时模块的示意图；

图11示出了图9中第一电路分支的保护模块的示意图；

图12示出了图8中重影图像删除模块的第二电路分支的示意图；

图13示出了图8中重影图像删除模块的第三电路分支的示意图。

具体实施方式

下面将详细介绍本公开的多个实施例，在所附附图中示出了本公 开的例子。应当理解，在该些附图中任何地方可以用适合的类似或相 似的附图标记，并且类似或相似的附图标记可以表示类似或相似的元 件。

附图仅以示例性的目的示出了本公开的实施例。本领域的技术人 员将容易地根据下述描述认识到，在不背离本公开的基本原则的情况 下存在替代的实施例。

图1示出了依据本公开的一个实施例的LED显示板100。在该实 施例中，LED显示板100采用共阳极配置。一般地，LED显示板100 包括LED电流驱动器120、LED 110的阵列、以及开关电路130以通 过电压源140将电源提供至LED 110。在这一实施例中，电流驱动器 120耦接至LED的阴极110，而开关电路130耦接至LED的阳极。 如图1所示，显示板100的每个像素对应于一个LED(或一个LED 单元)。能够理解，每个像素可以包括两个或多个可以发射相同或不 同的颜色的LED。例如，一个颜色像素可以包括三个LED，三个中 的每一个能够分别发射出红、绿和蓝光。

在图1的实施例中，显示板100包括16条扫描线。每条扫描线 对应于一行16个LED 110，并且其被连接至开关。因此，在该实施例 中，开关电路130包括16个开关。此外，在该实施例中，显示板100 包括16列LED。如图1所示，每列包括16个LED并且其被连接至 LED电流驱动器。

通过添加附加的LED单元的行和列，添加附加的开关至附加的 行，为附加的列添加附加的LED电流驱动器，能够容易地扩展图1 所示的配置。在替代的实施例中，显示矩阵的大小能够被扩展至例如 大约256乘256。

图2示出了依据本公开的一个实施例的显示板200的连接拓扑 图。显示板200包括LED 210的阵列、耦接至LED 210的阴极的LED 驱动器220，包括多个耦接至LED 210的阳极的开关230的开关电路 240、与LED 210和开关电路230耦接的图像校正电路260和270， 以及与图像校正电路260、270耦接的系统控制器250。开关电路230 选择性地通过电压源240将电源提供至LED 210。系统控制器250控 制图像校正电路260和270以控制时序并消除不希望显示在显示板 200上的诸如重影图像或重影效应的伪影(artifact)。

在特定的实施例中，示出并描述了两个图像校正电路260和270。 图像校正电路260和270耦接至LED阵列的每一行。图像校正电路 260和270都被连接至系统控制器，系统控制器协调这两个电路260 和270的功能，以实现时序控制和消除伪影。

图3示出了用于消除重影效应的电路260和270的实施方式。图 3中示出的电路260/270的基本操作如下：当E1/或E2或E3内部地 从“低”状态切换至“高”状态时，在5纳秒延时之后，解码器输出 变为存在(即“激活的低”)。当内部信号OE/从“低”状态切换至 “高”状态(即“断开”)时，相应的功率开关元件PMOS断开。在 10纳秒延时之后，如果CXB电压高于1.6V，则放电NMOS将被接 通并保持“接通”直至CX被放电至低于1.6V的电压水平。随后放 电NMOS将被比较器输出释放。选择1.6V参考电压是因为其低于最 小的LED接通电压，并且为了同时避免LED上的强的反向偏置电压。 然而，参考电压能够在其正常值的95％至105％的范围内。

图4示出了计时器保护如何在图3所示的图像校正电路中运作。 例如，如果CX电压水平总是高于1.6V的参考电压，则放电NMOS 将被接通并保持“接通”。如果CX电压水平保持在参考电压附近波 动，则放电NMOS将一直多变(chopping)。因此，需要计时器来防 止这样的高电流风险。当YX内部地从“低”状态切换至“高”状态 时，计时器开始计数。当500纳秒的时间段结束时，将禁用放电NMOS， 而不考虑CX电压水平，直到下一次YX内部切换。

上电保护工作如下：为在上电阶段防止任何其他的高电流风险， 将POR信号引入电路260/270。释放计时器和放电NMOS直至电源 达到正常电压。

现参考图5，示出了依据本公开的另一个实施例的用于驱动显示 板的电路。在该实施例中，显示板采用共阴极配置。电路可以包括用 于消除在共阴极配置的显示板中的重影效应和/或重影图像的图像校 正模块。出于示例性目的，在图5中仅示出了2个光发射器510A和 510B。能够理解，显示板可以包括任意合适数量的可以以列和行阵列 或布置的光发射器。

在该实施例中，光发射器510A和510B被放置在相邻但分开的扫 描线上。另外，光发射器510A和510B的共阴极514被分别连接至 开关530A和530B。此外，光发射器510A和510B的阳极512被连 接至电源520。通过经端口YXA和YXB发送信号可以接通和断开开 关530A和530B，以便适当地选择发光二极管510A和510B的扫描 线。

图6示出了图5中所示的用于驱动显示板的示例性时序图。在图 6中，开关530A或530B(SWA或SWB)的较高的值表示逻辑“1”， 而较低的值表示逻辑“0”。“GATEi”的较高的值断开电源520，而 较低的值接通电源520。时序图610表示开关530A或SWA的逻辑状 态。时序图620表示开关530B或SWB的逻辑状态。时序图630表 示用于控制电源520的输入信号(诸如脉冲宽度调制(PWM)信号)。 时序图640表示流过光发射器510A的电流I_A。

再参考图5，显示板中可能存在杂散电容505A和505B，当开关 530A和530B接通和/或断开时，杂散电容可以导致光发射器510A和 510B非理想的发光。例如，如图5和6所示，当开关530断开且当 开关530B接通时，光发射器510A应当已经被断开并且不再发光。 然而，由于存储在杂散电容505A中的电荷，在光发射器510A中仍 可能形成电流尖峰642，从而引起光发射器510发出短暂的闪光。这 短暂的闪光在显示板上产生已知为重影图像的虚图像。

类似地，当开关530A接通且开关530B断开时，即便电源520 被关断，由于残留在杂散电容505A中的剩余电荷，在光发射器510 中仍可能形成电流尖峰644。因此，光发射器510在它应当关断的时 候仍发出短暂的闪光。这通常被称为重影效应。

为了消除显示板中的重影图像和重影效应，图5中的电路进一步 包括重影效应删除模块560和重影图像删除模块570。在该实施例中， 模块560电耦接至光发射器510A和510B的阳极512。应当理解，在 替代实施例中，模块560能够与电源520集成在一起。此外，在该实 施例中，模块570可以包括子模块570A和570B，其可以分别电耦接 至光发射器510A和510B的(共)阴极514。

图7示出了图5中电路的重影效应删除模块的实施方式。如图7 所示，模块560包括PMOS晶体管710和NMOS晶体管720。在该 实施例中，晶体管710的源级耦接至光发射器510A和510B的阳极 512；晶体管710的漏极耦接至晶体管720的漏极；并且晶体管720 的源级接地。此外，晶体管710的门极耦接至参考电压V_ref-GE，而晶 体管720的门极耦接至能够生成PWM控制信号GATEi的控制电路。 当控制信号GATEi为高时(图5中的电源520关断)，通过晶体管 710和720可以拉低光发射器510A的阳极512。晶体管710可以由参 考电压V_ref-GE控制，参考电压大约为0.6-1.6V，取决于光发射器510A 和510B是红色LED还是绿色/蓝色LED。

图8示出了图5中电路的重影图像删除模块570的实施方式。如 图所示，模块570包括第一(上拉)电路分支810、第二(上拉)电 路分支820和第三(上拉)电路分支830。第一电路分支810可以与 参考电压源VREF1、开关530A的端子YXA、时钟信号CLK以及光 发射器510A和510B的共阴极CX或514电耦接。第二电路分支820 可以与第一电路分支810、参考电压源VREF1、共阴极CX电耦接。 第三电路分支830可以与参考电压源VREF1、端子YXA和共阴极 CX电耦接。

在一个实施例中，第一、第二和第三电路分支810、820和830 可以分别包括具有第一阻抗R1的第一电阻、具有第二阻抗R2的第 二电阻和具有第三阻抗R3的第三电阻。在一个实施例中，第一阻抗 R1实质上小于第二阻抗R2，并且第二阻抗R2实质上小于所述第三 阻抗R3(即R1＜＜R2＜＜R3)。因此，三条分支810、820和830具有 不同的上拉力，其中第一上拉分支810是最强的。

图9示出了依据本公开的另一个实施例的第一分支810的示意 图。在该实施例中，第一分支810包括PMOS晶体管910、具有第一 阻抗R1的电阻920、用于比较参考电压V_Ref-GI和来自共阴极CX的信 号的比较器930、“非”门940、第一“与”门950、第二“与”门 960、延时模块970和保护模块980。

在该实施例中，第一分支810是最强的路径，它可以在开关530A 断开(即，端子YXA变低)之后在短暂的延时(例如10纳秒)之后 上拉共阴极CX。在该实施例中，可以通过使用延时模块970来实现 短暂的延迟。图10示出了延时模块970的示例。

从共阴极CX经过电阻920和晶体管910到参考电压VREF 1的 电流路径可保持接通直至共阴极CX处的电势上升至V_ref-GI。为了保 护电路，可采用保护模块980在最大时间段(例如，300纳秒)结束 之后来断开电流路径。图11示出了保护模块980的示例。

比较器930可以用于比较共阴极CX的电势和参考电压V_ref-GI。 一旦共阴极CX的电势达到参考电压V_ref-GI，比较器930的输出可以 断开晶体管910。如图11所示，保护模块980可以包括数字计数器 985，其可用于计数最大上拉时间。一旦达到最大时间限制，则关断 晶体管910。在一个实施例中，最大时间限制为300纳秒。

图12示出了图8中重影图像删除模块570的第二电路分支820 的示意图。第二电流分支包括PMOS晶体管1210、具有阻抗R2的电 阻1220、上升沿脉冲发生器1230。当开关530B由上升信号接通时， 上升沿脉冲发生器1230接收上升信号并将该上升信号转换成具有预 定宽度的脉冲信号。在该实施例中，脉冲信号的宽度是大约30纳秒。 脉冲信号随后被传递至晶体管1210的门极，以形成从共阴极CX经 过电阻1220和晶体管1210至参考电压VREF 1的第二路径。当开关 530B接通(即，端子YXB变高)且持续30纳秒(脉冲信号的宽度) 时，这是有效的。第二路径可以补偿在开关530B接通并且共阴极CX 突然下降时由于电容耦接引起的在共阴极CX处的电势下降。在该实 施例中，第二分支820中的电阻1220的阻抗R2实质上大于第一分支 810中的电阻920的阻抗R1。

图13示出了图8中重影图像删除模块570的第三电路分支830 的示意图。第三分支830包括PMOS晶体管1310以及具有阻抗R3 的电阻1320。当开关530A断开(即端子YXA变低)时，形成从共 阴极CX至参考电压VREF 1的第三路径。第三路径能够承载小的(例 如，毫安量级的)通过电阻1320的电流。只要开关530A断开(即， 端子YXA为断开)，第三路径就接通。第三路径可以补偿从端子YXA 到地的泄漏电流。在该实施例中，第三分支830中的电阻1320的阻 抗R3实质上大于第二分支820中的电阻1220的阻抗R2。

已详细描述了本公开的实施例。对于本领域的技术人员来说，经 过考虑和实践本公开，其他实施例将变得明显。因此说明书和附图应 被理解为仅仅是示例性的和解释性的，本公开的真实范围在权利要求 书中阐明。