一种实现源漏栅非对称自对准的射频功率器件及其制备方法

摘要

本发明属于射频功率器件技术领域，具体涉及一种实现源漏栅非对称自对准的射频功率器件及其制备方法。本发明采用先栅工艺制备射频功率器件，利用栅极侧墙来实现栅极、漏极与源极位置的自对准，同时，由于栅极被钝化层保护，可以在栅极形成之后直接通过离子注入工艺来形成器件的源极与漏极，工艺过程简单，减小了产品参数的漂移，增强了射频功率器件的电学性能。

说明书

技术领域

本发明涉及一种射频功率器件，具体涉及一种实现源漏栅非对称自对准的射频功率器件及其制备方法，属于射频功率器件领域。

背景技术

高电子迁移率晶体管（High Electron Mobility Transistors，HEMT）被普遍认为是最有发展前途的高速电子器件之一。由于具有超高速、低功耗、低噪声的特点(尤其在低温下)，能极大地满足超高速计算机及信号处理、卫星通信等用途上的特殊需求，故而 HEMT 器件受到广泛的重视。作为新一代微波及毫米波器件,HEMT 器件无论是在频率、增益还是在效率方面都表现出无与伦比的优势。经过 10 多年的发展,HEMT 器件已经具备了优异的微波、毫米波特性,已成为 2～100 GHz 的卫星通信、射电天文等领域中的微波毫米波低噪声放大器的主要器件。同时,HEMT 器件也是用来制作微波混频器、振荡器和宽带行波放大器的核心部件。

目前氮化镓基的HEMT射频功率器件大多采用后栅工艺制造，其制造的工艺流程主要包括：首先制造源、漏电极。光刻欧姆接触窗口，利用电子束蒸发形成多层电极结构，剥离工艺形成源、漏接触，使用快速热退火(RTA)设备，在900℃、30 Sec氩气保护条件下形成良好的源、漏欧姆接触。然后光刻出需刻蚀掉的区域，并使用反应离子束刻蚀(RIE)设备，通入氯化硼，刻蚀台阶。最后再次利用光刻、电子束蒸发和剥离工艺形成肖特基势垒栅金属。但是随着器件尺寸的缩小，这种后栅工艺的方法难以实现HEMT器件的栅极与源极、漏极位置的精确对准，造成产品参数的漂移。

发明内容

本发明的目的在于提出一种实现源漏栅非对称自对准的射频功率器件及其制备方法，以实现射频功率器件的栅极与源极位置的自对准，减小产品参数的漂移，增强射频功率器件的电学性能。

本发明提出的一种实现源漏栅非对称自对准的射频功率器件，包括：

在衬底上依次形成的氮化镓铝缓冲层、氮化镓沟道层、氮化镓铝隔离层；

以及，在所述氮化镓铝隔离层之上形成的栅介质层；

在所述栅介质层之上形成的栅叠层区，包括栅极以及位于栅极之上的钝化层；

在所述栅叠层区的两侧形成的第一栅极侧墙；

在所述氮化镓铝沟隔离层中，所述栅极的一侧形成的漏极以及在所述栅极的非漏极侧形成的源极；

只在所述栅叠层区靠近漏极的一侧位于所述第一栅极侧墙与漏极之间形成的第二栅极侧墙。

如上所述的实现源漏栅非对称自对准的射频功率器件，在所述第一栅极侧墙之上靠近漏极一侧形成的与所述源极相连的场板，且在器件的沟道长度方向上，所述场板向所述第二栅极侧墙以及所述位于栅极之上的钝化层上延伸。

进一步地，本发明还提出了上述实现源漏栅非对称自对准的射频功率器件的制备方法，具体步骤如下：

在衬底上依次淀积氮化镓铝缓冲层、氮化镓沟道层、氮化镓铝隔离层；

进行有源区光刻，用光刻胶作为刻蚀阻挡层，依次刻蚀氮化镓铝隔离层、氮化镓沟道层、氮化镓铝缓冲层以形成有源区，之后去胶；

在所形成的结构的暴露表面上淀积第一层绝缘薄膜；

在所形成的第一层绝缘薄膜之上依次淀积第一层导电薄膜、第二层绝缘薄膜；

进行光刻、显影定义出器件的栅叠层区的位置；

以光刻胶作为刻蚀阻挡层，依次刻蚀掉暴露出的第二层绝缘薄膜和第一层导电薄膜，之后去胶，未被刻掉的第一层导电薄膜、第二层绝缘薄膜形成器件的栅极以及位于栅极之上的钝化层；

在所形成的结构的暴露表面上淀积第三层绝缘薄膜，并刻蚀所形成的第三层绝缘薄膜在栅叠层区的两侧形成第一栅极侧墙；

在所形成的结构的暴露表面上淀积一层多晶硅，并对所形成的多晶硅进行回刻，其中，仅源极位置处的多晶硅没有被刻蚀掉；

在所形成的结构的暴露表面上淀积第四层绝缘薄膜，并刻蚀所形成的第四层绝缘薄膜在栅叠层区的靠近漏极的一侧形成第二栅极侧墙；

刻蚀掉剩余的多晶硅，并继续刻蚀掉暴露出的第一层绝缘薄膜；

通过光刻工艺形成图形，以一个图形暴露出源极和漏极的位置；

通过离子注入工艺向氮化镓铝隔离层中注入硅离子以形成器件的源极和漏极；

在靠近漏极一侧的第一栅极侧墙之上形成与源极相连的场板，且在器件的沟道长度方向上，该场板向第二栅极侧墙以及位于栅极之上的钝化层上延伸。

如上所述的实现源漏栅非对称自对准的射频功率器件的制备方法，所述的第一层绝缘薄膜为氧化硅、氮化硅、氧化铪或者为三氧化二铝，所述的第二层绝缘薄膜、第三层绝缘薄膜和第四层绝缘薄膜为氧化硅或者为氮化硅。

如上所述的实现源漏栅非对称自对准的射频功率器件的制备方法，所述的第一层导电薄膜为含铬、或者含镍、或者含钨的合金。

本发明采用先栅工艺制备射频功率器件，利用栅极侧墙来实现栅极、漏极与源极位置的自对准，同时，由于栅极被钝化层保护，可以在栅极形成之后直接通过离子注入工艺来形成器件的源极与漏极，工艺过程简单，减小了产品参数的漂移，增强了氮化镓射频功率器件的电学性能。

附图说明

图1为本发明所公开的实现源漏栅非对称自对准的射频功率器件的一个实施例的剖面图。

图2为由本发明的实现源漏栅非对称自对准的射频功率器件组成的射频功率器件阵列的一个实施例，其中，图2b为该射频功率器件阵列的俯视图示意图，图2a为图2b所示结构沿AA方向的剖面图。

图3至图12为本发明所公开的如图2所示的实现源漏栅非对称自对准的射频功率器件阵列的制备方法的一个实施例的工艺流程图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

图1为本发明所提出的实现源漏栅非对称自对准的射频功率器件的一个实施例，它是沿该器件沟道长度方向的剖面图。如图1所示，衬底包括基底200和在基底200上形成的氮化镓缓冲层201，在衬底之上依次形成有氮化镓铝缓冲层202、氮化镓沟道层203和氮化镓铝隔离层204。在氮化镓铝隔离层204之上形成有栅介质层205，在栅介质层205之上形成有器件的栅叠层区，包括栅极206和在栅极206之上形成的钝化层207。

在栅叠层区的两侧形成有第一栅极侧墙208。

在氮化镓铝隔离层204之中，栅极206的一侧形成的漏极211以及在栅极206的非漏极侧形成的源极212。

只在栅叠层区靠近漏极211的一侧并且位于第一栅极侧墙208与漏极211之间形成有第二栅极侧墙209。

在第一栅极侧墙208之上靠近漏极211的一侧还形成有器件的场板214，场板214与源极212相连，且在器件的沟道长度方向上，场板214向第二栅极侧墙209和钝化层207上延伸。

在漏极211之上还形成有用于将漏极211与外部电极相连接的漏极的接触体213。

由多个本发明的实现源漏栅非对称自对准的射频功率器件还可以组成射频功率器件阵列，图2为由本发明所公开的如图1所示的实现源漏栅非对称自对准的射频功率器件组成的射频功率器件阵列的一个实施例，其中，图2b为该射频功率器件阵列的俯视图示意图，图2a为图2b所示结构沿AA方向的剖面图。

本发明所提出的实现源漏栅非对称自对准的射频功率器件及由本发明的实现源漏栅非对称自对准的射频功率器件组成的射频功率器件阵列的制备方法是一致的，以下所叙述的是制备如图2所示的射频功率器件阵列结构的一个实施例的工艺流程。

首先，如图3所示，在衬底上依次淀积形成厚度约为40纳米的氮化镓铝缓冲层202、厚度约为40纳米的氮化镓沟道层203、厚度约为22纳米的氮化镓铝隔离层204，接着在氮化镓铝隔离层204之上淀积一层光刻胶并掩膜、曝光、显影定义出有源区的位置，然后以光刻胶作为刻蚀阻挡层依次刻蚀掉暴露出的氮化镓铝隔离层204、氮化镓沟道层203、氮化镓铝缓冲层202以形成有源区，然后剥除光刻胶。其中，图3a为所形成结构的俯视图示意图，图3b为图3a所示结构沿AA方向的剖面图。 

本实施例中所述的衬底包括基底200和在基底200上形成的氮化镓缓冲层201，基底200可以为硅、碳化硅或者为三氧化二铝。

接下来，在所形成的结构的暴露表面上依次淀积形成第一层绝缘薄膜205、第一层导电薄膜和第二层绝缘薄膜，并在第二层绝缘薄膜之上淀积一层光刻胶并掩膜、曝光、显影定义出器件的栅叠层区的位置，然后以光刻胶作为刻蚀阻挡层依次刻蚀掉暴露的第二层绝缘薄膜和第一层导电薄膜，未被刻蚀掉的第一层导电薄膜和第二层绝缘薄膜形成器件的栅极206以及位于栅极之上的钝化层207，剥除光刻胶后如图4所示，其中图4a为所形成结构的俯视图示意图，图4b为图4a所示结构沿AA方向的剖面图。

第一层绝缘薄膜205可以为氧化硅、氮化硅、氧化铪或者为三氧化二铝，作为器件的栅介质层，其厚度优选为8纳米。栅极206可以为含铬、或者含镍、或者含钨的合金，比如为镍金合金、铬钨合金、钯金合金、铂金合金、镍铂金合金或者为镍钯金合金。钝化层207可以为氧化硅或者为氮化硅。

接下来，在所形成的结构的暴露表面上淀积形成第三层绝缘薄膜，接着对所形成的第三层绝缘薄膜进行回刻以在栅叠层区的两侧形成第一栅极侧墙208，如图5所示。栅极侧墙208可以为氧化硅或者为氮化硅。

接下来，在所形成的结构的暴露表面上淀积一层多晶硅薄膜210，如图6所示。然后对所形成的多晶硅薄膜210进行回刻，如图7所示。

在氮化镓射频功率器件阵列中，通过控制栅极与栅极之间的距离，在对多晶硅薄膜210进行刻蚀时，仅被定义的源极位置处的多晶硅没有被刻蚀掉，而其它位置处的多晶硅薄膜被刻蚀掉。

接下来，在所形成的结构暴露表面上淀积形成第四层绝缘薄膜，并刻蚀所形成的第四层绝缘薄膜在栅叠层区的一侧（靠近漏极的一侧）形成第二栅极侧墙209，如图8所示。接着，继续刻蚀掉剩余的多晶硅薄膜210，并继续刻蚀掉暴露出的第一层绝缘薄膜205，以露出氮化镓铝隔离层204，如图9所示。

接下来，在所形成的结构的暴露表面上淀积一层光刻胶并掩膜、曝光、显影形成图形，以一个图形暴露出源极和漏极的位置，如图10所示。图10为所形成结构的俯视图示意图，虚线框301表示所形成图形的位置。

接下来，通过离子注入工艺向氮化镓铝隔离层204中注入硅离子以形成器件的源极212和漏极211，剥除光刻胶后进行快速热处理，如图11所示。

最后，在所形成的结构的暴露表面上淀积一层新的光刻胶并掩膜、曝光、形影定义出器件场板、源极和漏极的位置，接着淀积第二层导电薄膜，第二层导电薄膜可以为钛铝合金、镍铝合金、镍铂合金或者为镍金合金。然后通过业界所熟知的lift-off工艺去掉淀积在光刻胶之上的第二层导电薄膜，而保留没有淀积在光刻胶之上的第二层导电薄膜，以在漏极211侧第一栅极侧墙之上形成器件的场板214，场板214与源极212相连，同时形成漏极与外部电极相连接的漏极的接触体213，如图12所示。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。