一种低温漂失调自校准运算放大器电路及设计方法

摘要

本发明涉及一种低温漂失调自校准运算放大器电路及设计方法，它包括两个增益单元、一个偏置模块、三个电容、一个电流源、六个开关、4个P型MOS管和5个N型MOS管,其中每个增益单元包括一个电容、两个电阻、一个开关、10个P型MOS管和4个N型MOS管；它采用折叠共源共栅结构作为放大器的增益级，获得了高电压增益和高电源抑制比；采用了MOS电容存储运放因工艺偏差等因素带来的失调信息，并在闭环使用时逐次自动校准，实现了低的直流失调；采用了温度补偿技术实现了较低的温度系数；采用了AB类的推挽输出，获得了高的驱动能力。

说明书

技术领域

本发明属于电源领域,特别涉及一种低温漂失调自校准运算放大器电路及设计方法,它主要应用于DC/DC转换器,AC/DC转换器,LED驱动器,D类功率放大器，高精度限流开关，电池保护芯片等。

背景技术

近年来消费类电子市场持续扩张，集成电路电源领域也在飞速膨胀，伴随着产品性能要求越来越高，电源类IC的性能要求也越来越苛刻。作为所有电源类产品的核心模块基准电压源一直受到驱动能力不足的困扰，采用运算放大器作为驱动级可以提高基准电压源的驱动能力却由于运放本身的失调给系统带来直流偏差，大大影响了系统的性能。

发明内容

本发明的目地是：提供一种低温漂失调自校准运算放大器电路及设计方法，它通过失调信息的动态存储大大降低了运算放大器的失调电压，从而在保证电路驱动能力的前提下大大降低了系统的直流偏差，改善了系统的性能。

本发明的技术方案是：提供一种低温漂失调自校准运算放大器电路及设计方法，包括增益级和输出级，其特征是：增益级包括增益单元AMP_CELL1、增益单元AMP_CELL2，和6个开关；输出级包括：一个电流源构成的偏置模块、三个电容、六个开关、4个P型MOS管和5个N型MOS管，

所述的增益单元AMP_CELL1或增益单元AMP_CELL2包括：一个电容、两个电阻、一个开关、1 0个P型MOS管和4个N型MOS管，第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极、第五P型MOS管MP5的源极、电容C的一端、第八P型MOS管MP8的源极和电阻R1的一端连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极和第三P型MOS管MP3的源极连接；第二P型MOS管MP2的栅极与差分信号输入端的正端Vin+连接，第三P型MOS管MP3的栅极与差分信号输入端的负端Vin-连接；第二P型MOS管MP2的漏极、第三N型MOS管N3的源极和第十P型MOS管MP10的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管N4的源极和第九P型MOS管MP9的漏极连接；第四P型MOS管MP4的栅极和第五P型MOS管MP5的栅极连接；第三N型MOS管N3的栅极和第四N型MOS管N4的栅极连接；第一N型MOS管N1的栅极和第二N型MOS管N2的栅极连接；第一N型MOS管N1的源极、第二N型MOS管N2的源极和电阻R2的一端连接；第九P型MOS管MP9的栅极、电容C的另一端、开关S1的一端和单端信号输出端Vo连接；第八P型MOS管MP8的漏极、第九P型MOS管MP9的源极和第十P型MOS管MP10的源极连接；第十P型MOS管MP10的栅极、电阻R1的另一端和电阻R2的另一端连接；第四P型MOS管MP4的漏极和第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极和第七P型MOS管MP7的源极连接；第六P型MOS管MP6的漏极和第三N型MOS管N3的漏极连接；第七P型MOS管MP7的漏极、第四N型MOS管N4的漏极和开关S1的另一端连接。

所述的增益单元包含三级：

第一级为跨导级，跨导级包括：第一P型MOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3；第一P型MOS管MP1为跨导级电流源，第二P型MOS管MP2、第三P型MOS管MP3为P型差分对管，构成增益单元的跨导器件，将输入电压信号转化为电流；

第二级为阻抗级，包括：第四P型MOS管MP4、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第一N型MOS管MN1、第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4组成共源共栅电流镜；阻抗级将电流信号转化为电压信号，并产生足够的增益；

第三级为失调信息存储级，包括：第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10，分压电阻R1、R2提供接近VDD/2的直流偏置；第八P型MOS管MP8为第三级电流源；第九P型MOS管MP9、第十P型MOS管MP10为P型差分对管，用于将存储的失调电压信号转化为电流信号，由于失调电压往往较小，因此第三级需要较小的跨导，因此MP9、MP10采用倒比管。

所述的第一增益单元AMP_CELL1的反相输入端Vin-、开关S2的一端和开关S3的一端连接；开关S3的另一端、开关S5的另一端、第十一P型MOS管MP11的漏极、第十一N型MOS管MN11的漏极、电容C2的一端、电容C3的一端、电容C4的一端、输出端Vo连接；增益单元AMP_CELL2的反相输入端Vin-、开关S4的一端和开关S5的一端连接；增益单元AMP_CELL1的同相输入端Vin+、增益单元AMP_CELL2的同相输入端Vin+、开关S2的另一端、开关S4的一端和信号输入端Vin连接；增益单元AMP_CELL1的输出端和开关S6的一端连接；增益单元AMP_CELL2的输出端和开关S7的一端连接；开关S6的另一端连接、开关S7的另一端连接、电容C2的另一端、第十一P型MOS管MP11的栅极和第十二P型MOS管MP12的栅极连接；第十一P型MOS管MP11的源极、第十二P型MOS管MP12的源极、第十三P型MOS管MP13的源极、第十四P型MOS管MP14的源极、电容C3的另一端和电流源IB的流入方向连接；第十一N型MOS管MN11的源极、第十二N型MOS管MN12的源极、第十三N型MOS管MN13的源极、第十四N型MOS管MN14的源极、第十五N型MOS管MN15的源极和电容C4的另一端连接；第十二P型MOS管MP12的漏极、第十二N型MOS管MN12的漏极、第十二N型MOS管MN12的栅极和第十三N型MOS管MN13的栅极连接；第十一N型MOS管N11的栅极、第十三N型MOS管MN13的漏极和第十三P型MOS管MP13的漏极；第十三P型MOS管MP13的栅极、第十四P型MOS管MP14的栅极、第十四P型MOS管MP14的漏极、第十四N型MOS管MN14四的栅极、第十四N型MOS管MN14四的漏极和第十五N型MOS管MN15四的栅极；电流源IB的流出方向和第十五N型MOS管MN15的漏极连接。

所述的输出级的电流源构成偏置模块包括3个双极型晶体管，8个P型MOS管，6个N型MOS管、9个电阻和1个电容，其中，

第一P型MOS管MP1的栅极与使能端EN连接；第一P型MOS管MP1的漏极与第一N型MOS管MN1的漏极、栅极以及第二N型MOS管MN2的栅极连接；第一N型MOS管MN1的源极与第一P型双极型晶体管P1的射极连接；第二P型MOS管MP2的漏极、栅极，第三P型MOS管MP3的栅极与第二N型MOS管MN2的漏极连接；第三P型MOS管MP3的漏极、第四P型MOS管MP4的漏极与零温漂电流输出端Iout连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的漏极、第五P型MOS管MP5的栅极、电阻R2的一端与电阻R3的一端连接；第一N型双极型晶体管N1的集电极、电阻R2另一端与第三N型MOS管MN3的栅极连接；第二N型双极型晶体管N2的集电极、电阻R3另一端与第四N型MOS管MN4的栅极连接；第二N型双极型晶体管N2的发射极与电阻R4的一端连接；第一N型双极型晶体管N1的基极、第二N型双极型晶体管N2的基极、电阻R6的一端与电阻R7的一端连接；第六P型MOS管MP6的漏极、第六P型MOS管MP6的栅极、第三N型MOS管MN3的漏极与第七P型MOS管MP7的栅极连接；第三N型MOS管MN3的源极、第四N型MOS管MN4的源极与第五N型MOS管MN5的漏极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极、第八P型MOS管MP8的栅极与电容C1一端连接；第五N型MOS管MN5的栅极、第六N型MOS管MN6的漏极、第六N型MOS管MN6的漏极与电阻R6的一端连接；电阻R6的另一端、电阻R9的一端与第八P型MOS管MP8的漏极连接；电阻R9的另一端与电容C1的另一端连接。

所述的增益单元AMP_CELL1、增益单元AMP_CELL2中的第一P型MOS管MP1的源极、第二P型MOS管MP2的源极、第三P型MOS管MP3的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极、第六P型MOS管MP6的源极、第七P型MOS管MP7的源极、第八P型MOS管MP8的源极与电阻R8的另一端与电源VDD连接。

所述的增益单元AMP_CELL1、增益单元AMP_CELL2中的第一P型双极型晶体管P1的集电极、第一P型双极型晶体管P1的基极、电阻R1的另一端、第一N型双极型晶体管N1的发射极、电阻R4的另一端、第五N型MOS管MN5的源极、电阻R7的另一端、第六N型MOS管MN6的源极与地GND连接。

本发明的优点:包括两个增益单元、一个偏置模块、三个电容、一个电流源、六个开关、4个P型MOS管和5个N型MOS管,其中每个增益单元包括一个电容、两个电阻、一个开关、1 0个P型MOS管和4个N型MOS管；该电路克服了传统运算放大器失调大，温度系数大，驱动能力不足等缺点，适用于直流失调要求苛刻等精密电路领域。该电路采用折叠共源共栅结构作为放大器的增益级，获得了高电压增益和高电源抑制比；采用了MOS电容存储运放因工艺偏差等因素带来的失调信息，并在闭环使用时逐次自动校准，实现了低的直流失调；采用了温度补偿技术实现了较低的温度系数；采用了AB类的推挽输出，获得了高的驱动能力。

附图说明

下面结合实施例附图对本发明作进一步说明:

图1是本发明实施例失调自校准运算放大器包含增益级和输出级两级电路图；

图2是运算放大器增益单元；

图3是偏置模块电路图；

图4是运算放大器开关时序及失调校准结果图，其中，图4（a）是失调自校准运算放大器的工作过程；图4（b）是经过多周期的迭代逐渐减小运算放大器的失调误差。

具体实施方式

如图1所示，一种低温漂失调自校准运算放大器电路及设计方法，包括增益级和输出级，其中，增益级包含2个增益单元和6个开关；输出级包括：一个电流源构成的偏置模块、三个电容、六个开关、4个P型MOS管和5个N型MOS管，图2给出增益单元具体电路图，增益单元包含三级：

第一级为跨导级，跨导级包括：第一P型MOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3；第一P型MOS管MP1为跨导级电流源，第二P型MOS管MP2、第三P型MOS管MP3为P型差分对管，构成增益单元的跨导器件，将输入电压信号转化为电流。

第二级为阻抗级，包括：第四P型MOS管MP4、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第一N型MOS管MN1、第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4组成共源共栅电流镜。阻抗级将电流信号转化为电压信号，并产生足够的增益。

第三级为失调信息存储级，包括：第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10，分压电阻R1、R2提供接近VDD/2的直流偏置；第八P型MOS管MP8为第三级电流源。第九P型MOS管MP9、第十P型MOS管MP10为P型差分对管，用于将存储的失调电压信号转化为电流信号，由于失调电压往往较小，因此第三级需要较小的跨导，因此MP9、MP10采用倒比管。

增益单元AMP_CELL1的反相输入端Vin-、开关S2的一端和开关S3的一端连接；开关S3的另一端、开关S5的另一端、第十一P型MOS管MP11的漏极、第十一N型MOS管MN11的漏极、电容C2的一端、电容C3的一端、电容C4的一端、输出端Vo连接；增益单元AMP_CELL2的反相输入端Vin-、开关S4的一端和开关S5的一端连接；增益单元AMP_CELL1的同相输入端Vin+、增益单元AMP_CELL2的同相输入端Vin+、开关S2的另一端、开关S4的一端和信号输入端Vin连接；增益单元AMP_CELL1的输出端和开关S6的一端连接；增益单元AMP_CELL2的输出端和开关S7的一端连接；开关S6的另一端连接、开关S7的另一端连接、电容C2的另一端、第十一P型MOS管MP11的栅极和第十二P型MOS管MP12的栅极连接；第十一P型MOS管MP11的源极、第十二P型MOS管MP12的源极、第十三P型MOS管MP13的源极、第十四P型MOS管MP14的源极、电容C3的另一端和电流源IB的流入方向连接；第十一N型MOS管MN11的源极、第十二N型MOS管MN12的源极、第十三N型MOS管MN13的源极、第十四N型MOS管MN14的源极、第十五N型MOS管MN15的源极和电容C4的另一端连接；第十二P型MOS管MP12的漏极、第十二N型MOS管MN12的漏极、第十二N型MOS管MN12的栅极和第十三N型MOS管MN13的栅极连接；第十一N型MOS管N11的栅极、第十三N型MOS管MN13的漏极和第十三P型MOS管MP13的漏极；第十三P型MOS管MP13的栅极、第十四P型MOS管MP14的栅极、第十四P型MOS管MP14的漏极、第十四N型MOS管MN14四的栅极、第十四N型MOS管MN14四的漏极和第十五N型MOS管MN15四的栅极；电流源IB的流出方向和第十五N型MOS管MN15的漏极连接；

其中增益单元，包括一个电容、两个电阻、一个开关、1 0个P型MOS管和4个N型MOS管，第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极、第五P型MOS管MP5的源极、电容C的一端、第八P型MOS管MP8的源极和电阻R1的一端连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极和第三P型MOS管MP3的源极连接；第二P型MOS管MP2的栅极与差分信号输入端的正端Vin+连接，第三P型MOS管MP3的栅极与差分信号输入端的负端Vin-连接；第二P型MOS管MP2的漏极、第三N型MOS管N3的源极和第十P型MOS管MP10的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管N4的源极和第九P型MOS管MP9的漏极连接；第四P型MOS管MP4的栅极和第五P型MOS管MP5的栅极连接；第三N型MOS管N3的栅极和第四N型MOS管N4的栅极连接；第一N型MOS管N1的栅极和第二N型MOS管N2的栅极连接；第一N型MOS管N1的源极、第二N型MOS管N2的源极和电阻R2的一端连接；第九P型MOS管MP9的栅极、电容C的另一端、开关S1的一端和单端信号输出端Vo连接；第八P型MOS管MP8的漏极、第九P型MOS管MP9的源极和第十P型MOS管MP10的源极连接；第十P型MOS管MP10的栅极、电阻R1的另一端和电阻R2的另一端连接；第四P型MOS管MP4的漏极和第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极和第七P型MOS管MP7的源极连接；第六P型MOS管MP6的漏极和第三N型MOS管N3的漏极连接；第七P型MOS管MP7的漏极、第四N型MOS管N4的漏极和开关S1的另一端连接。

其中偏置模块如图3所示，包括3个双极型晶体管，8个P型MOS管，6个N型MOS管、9个电阻和1个电容。其特征是：

第一P型MOS管MP1的栅极与使能端EN连接；第一P型MOS管MP1的漏极与第一N型MOS管MN1的漏极、栅极以及第二N型MOS管MN2的栅极连接；第一N型MOS管MN1的源极与第一P型双极型晶体管P1的射极连接；第二P型MOS管MP2的漏极、栅极，第三P型MOS管MP3的栅极与第二N型MOS管MN2的漏极连接；第三P型MOS管MP3的漏极、第四P型MOS管MP4的漏极与零温漂电流输出端Iout连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的漏极、第五P型MOS管MP5的栅极、电阻R2的一端与电阻R3的一端连接；第一N型双极型晶体管N1的集电极、电阻R2另一端与第三N型MOS管MN3的栅极连接；第二N型双极型晶体管N2的集电极、电阻R3另一端与第四N型MOS管MN4的栅极连接；第二N型双极型晶体管N2的发射极与电阻R4的一端连接；第一N型双极型晶体管N1的基极、第二N型双极型晶体管N2的基极、电阻R6的一端与电阻R7的一端连接；第六P型MOS管MP6的漏极、第六P型MOS管MP6的栅极、第三N型MOS管MN3的漏极与第七P型MOS管MP7的栅极连接；第三N型MOS管MN3的源极、第四N型MOS管MN4的源极与第五N型MOS管MN5的漏极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极、第八P型MOS管MP8的栅极与电容C1一端连接；第五N型MOS管MN5的栅极、第六N型MOS管MN6的漏极、第六N型MOS管MN6的漏极与电阻R6的一端连接；电阻R6的另一端、电阻R9的一端与第八P型MOS管MP8的漏极连接；电阻R9的另一端与电容C1的另一端连接。

第一P型MOS管MP1的源极、第二P型MOS管MP2的源极、第三P型MOS管MP3的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极、第六P型MOS管MP6的源极、第七P型MOS管MP7的源极、第八P型MOS管MP8的源极与电阻R8的另一端与电源VDD连接。

第一P型双极型晶体管P1的集电极、第一P型双极型晶体管P1的基极、电阻R1的另一端、第一N型双极型晶体管N1的发射极、电阻R4的另一端、第五N型MOS管MN5的源极、电阻R7的另一端、第六N型MOS管MN6的源极与地GND连接。

如图3所示，偏置模块中，MP1-MP3、MN1-MN2、P1、R1组成的电路产生负温度系数电流                                                ；MP4-MP5、MN1-MN2、N1、N2、R2-R5组成的电路产生PTAT电流；而MP6-MP8、MN3-MN6、R6-R8组成两级运算放大器，确保N1的集电极与N2的集电极电压相等，其中C1与R1产生一零点抵消左半平面一极点。最终的输出电流为负温度系数电流与PTAT电流的叠加。

失调自校准运算放大器的工作过程如图4（a）的开关顺序所示，其中低电平代表开关闭合，高电平代表开关断开。在T1时段，第一增益单元AMP_CELL1中第一开关S1闭合，第二增益单元AMP_CELL2中第一开关S1断开，第二开关S2闭合，第三开关S3断开，第四开关S4断开，第五开关S5闭合，第六开关S6断开，第七开关S7闭合。在这个时段中第一增益单元AMP_CELL1的同相输入端Vin+与反相输入端Vin-短接，并与输入电平相连，输出与推挽输出级断开。第一增益单元AMP_CELL1的第一环路L1也就是增益环路断开，第二环路L2也就是校准环路闭合。校准环路L2将工艺失配等问题造成的输入失调进行校准，并将失调信息存储于第一增益单元AMP_CELL1中第一电容C1中。在这个时段中第二增益单元AMP_CELL2的同相输入端Vin+与输入信号相接，反相输入端Vin-与推挽输出级输出相接，构成单位增益负反馈电路。第二增益单元AMP_CELL2的第一环路L1也就是增益环路闭合，第二环路L2也就是校准环路断开。校准环路L2将根据第二增益单元AMP_CELL2中第一电容C1存储的失调信息对运放输出进行校准；在T2时段，第一增益单元AMP_CELL1中第一开关S1断开，第二增益单元AMP_CELL2中第一开关S1闭合，第二开关S2断开，第三开关S3闭合，第四开关S4闭合，第五开关S5断开，第六开关S6闭合，第七开关S7断开。在这个时段中第一增益单元AMP_CELL1的同相输入端Vin+与输入信号相接，反相输入端Vin-与推挽输出级输出相接，构成单位增益负反馈电路。第一增益单元AMP_CELL1的第一环路L1也就是增益环路闭合，第二环路L2也就是校准环路断开。校准环路L2将根据第一增益单元AMP_CELL1中第一电容C1存储的失调信息对运放输出进行校准。在这个时段中第二增益单元AMP_CELL2的同相输入端Vin+与反相输入端Vin-短接，并与输入电平相连，输出与推挽输出级断开。第二增益单元AMP_CELL2的第一环路L1也就是增益环路断开，第二环路L2也就是校准环路闭合。校准环路L2将工艺失配等问题造成的输入失调进行校准，并将失调信息存储于第二增益单元AMP_CELL2中第一电容C1中。T3时段电路工作与T1时段相同，T4时段电路工作与T2时段相同，经过多周期的迭代逐渐减小运算放大器的失调误差，如图4（b）所示。