一种SiGe HBT工艺中的PIS电容器及其制造方法

摘要

本发明公开了一种SiGe HBT工艺中的PIS电容器，包括：硅衬底、浅沟槽隔离、P阱、P型重掺杂区、氧化层、锗硅外延层、隔离侧墙、接触孔和金属线，所述硅衬底上具有浅沟槽隔离和P阱，所述P阱上具有P型重掺杂区，所述浅沟槽隔离与P阱、P型重掺杂区相邻，所述P型重掺杂区上具有氧化层，所述氧化层上具有锗硅外延层，所述隔离侧墙与氧化层、锗硅外延层相邻，所述P阱和锗硅外延层通过接触孔引出连接金属线作为电容器的两端。本发明还公开了所述PIS电容器的制作方法。本发明的PIS电容器及其制造方法打破SiGe HBT工艺中没有PIS电容相关结构的局限，使SiGe HBT工艺增加一种器件选择。

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种SiGe HBT工艺中的PIS电容器。本发明还涉及一种SiGe HBT工艺中的PIS电容器的制造方法。 

背景技术

在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT则是超高频器件的很好选择，首先其利用SiGe与Si的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主力军。 

常规的SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，另外采用深槽隔离降低集电区和衬底之间的寄生电容，改善HBT的频率特性。该器件工艺成熟可靠，但主要缺点有：1。集电区外延成本高；2。深槽隔离工艺复杂，而且成本较高，功能单一。 

发明内容

本发明要解决的技术问题是一种SiGe HBT工艺中的PIS电容器打破 SiGe HBT工艺中没有PIS电容相关结构的局限，使SiGe HBT工艺增加一种器件选择。 

为解决上述技术问题，本发明的SiGe HBT工艺中的PIS电容器，包括：硅衬底、浅沟槽隔离、P阱、P型重掺杂区、氧化层、锗硅外延层、隔离侧墙、接触孔和金属线，所述硅衬底上具有浅沟槽隔离和P阱，所述P阱上具有P型重掺杂区，所述浅沟槽隔离与P阱、P型重掺杂区相邻，所述P型重掺杂区上具有氧化层，所述氧化层上具有锗硅外延层，所述隔离侧墙与氧化层、锗硅外延层相邻，所述P阱和锗硅外延层通过接触孔引出连接金属线作为电容器的两端。 

所述P阱中具有硼。 

所述P型重掺杂区中具有硼或氟化硼。 

所述多晶硅外延层中具有硼或氟化硼。 

所述氧化层厚度为5纳米～30纳米。 

本发明SiGe HBT工艺中的PIS电容器的制作方法，包括： 

(1)在硅衬底上注入形成P阱； 

(2)制作浅沟槽隔离； 

(3)P型重掺杂注入形成P型重掺杂区； 

(4)沉积氧化层； 

(5)生长锗硅外延层； 

(6)刻蚀，隔离墙生成； 

(7)将P阱和锗硅外延层通过接触孔引出连接金属线。 

实施步骤(1)时，注入杂质为硼，能量为50Kev～500Kev，剂量为5e11cm^-2～5e13cm^-2。 

实施步骤(3)时，注入杂质为硼或者氟化硼，能量为5Kev～50Kev，剂量为5e14cm^-2～1e17cm^-2。 

实施步骤(5)时，注入杂质为硼或者氟化硼，能量条件为5Kev～100Kev、剂量为1e14cm^-2～1e17cm^-2。 

本发明的PIS电容器及其制造方法打破SiGe HBT工艺中没有MOS相关结构的局限，使SiGe HBT工艺增加一种器件选择。 

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明： 

图1是本发明PIS电容器的示意图。 

图2是本发明PIS电容器制作方法的流程图。 

图3是本发明制作方法的示意图一，显示步骤(1)～(3)的内容。 

图4是本发明制作方法的示意图二，显示步骤(4)的内容。 

图5是本发明制作方法的示意图三，显示步骤(5)的内容。 

图6是本发明制作方法的示意图四，显示步骤(6)的内容。 

附图标记说明 

1是硅衬底 

2是浅沟槽隔离 

3是P阱 

4是P型重掺杂区 

5是氧化层 

6是锗硅外延层 

7是隔离侧墙 

8是接触孔 

9是金属线 

具体实施方式

如图1所示，本发明的PIS电容器，包括： 

硅衬底1、浅沟槽隔离2、P阱3、P型重掺杂区4、氧化层5、锗硅外延层6、隔离侧墙7、接触孔8和金属线8，所述硅衬底1上具有浅沟槽隔离2和P阱3，所述P阱3上具有P型重掺杂区4，所述浅沟槽隔离2与P阱3、P型重掺杂区4相邻，所述P型重掺杂区4上具有氧化层5，所述氧化层5上具有锗硅外延层6，所述隔离侧墙7与氧化层5、锗硅外延层6相邻，所述P阱3和锗硅外延层6通过接触孔8引出连接金属线9作为电容器的两端。 

如图2所示，本发明PIS电容器的制造方法的一实施例，包括： 

(1)如图3所示，在硅衬底1上注入形成P阱3； 

(2)制作浅沟槽隔离2； 

(3)P型重掺杂注入形成P型重掺杂区4； 

(4)如图4所示，沉积氧化层5； 

(5)如图5所示，生长锗硅外延层6； 

(6)如图6所示，刻蚀，隔离墙生成7； 

(7)将P阱3和锗硅外延层6通过接触孔7引出连接金属线8，形成如图1所示PIS电容器。 

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。