用于高速接口电路中的全新架构的LATCH电路

摘要

本发明属于CMOS集成电路领域，针对CMOS集成电路器件提出了全新架构的高速LATCH电路技术，本技术突破了传统LATCH电路结构的局限性，提出了全新的架构。所以大大的减少了LATCH电路的面积和降低了功耗，同时也提高了速度。本设计适用于高速接口应用芯片的设计。本专利描述的实施方法，已经分别在TSMC 0.18um，CHRT 0.18um，SMIC 0.18um工艺流片并验证。对本专利的侵权，一般可以对其实施电路的分析来判断，在无法得到其电路的情况下，可以对其芯片进行解剖、拍照的反向分析方法来判断。可能侵权的机构包括各种有厂、无场的芯片设计公司，研究机构、学校等。