芯片设计中修复时序违例的方法及系统

摘要

本发明公开了芯片设计中修复时序违例的方法及系统，涉及集成电路设计技术领域。所方法包括步骤：从时序违例的路径中选取目标修复路径，抓取目标修复路径上所有的基本单元和其对应的延时值并进行排序，根据排序依次选取其中的基本单元作为目标单元；判断前述违例是建立时间违例还是保持时间违例，基于不影响其他时序路径的规则对目标单元进行依次替换，获取满足要求的修复操作；将修复操作转换为布局布线工具能够识别的操作命令，并在布局布线工具上执行上述操作，验证上述操作后的时序分析结果满足时序要求的情况下结束修复。本发明进行时序违例修复时无需重新布局布线，能够快速迭代实现时序的收敛。