将并发程序转换为可部署在基于FPGA的云基础设施上的硬件的综合路径

摘要

利用FPGA来加速可以通过转换并发程序来执行。一种示例性操作模式可以通过以下方式从软件级的并发异步程序创建一个或多个同步硬件加速器：获得作为软件指令的输入，该软件指令通过在并发进程之间通过通道执行的消息交换的通信顺序进程(CSP)的模型来描述并发行为；在计算设备上，将每个并发进程映射到包括会合、分叉、合并、转向、变量和仲裁器中的至少一个的同步数据流基元；产生用于上载到一个或多个现场可编程门阵列(FPGA)设备的钟控数字逻辑描述；通过重定时，执行用于吞吐量、时钟频率和资源使用的输出设计的基元重映射；以及创建用于调试FPGA设备的并发代码的输入软件描述的注释图。