一种基于CNN的画质增强算法的FPGA并行加速系统

摘要

本发明公开了一种基于CNN的画质增强算法的FPGA并行加速系统，包括：中央处理器、DMA控制器、总线模块、加速器IP核模块、片上存储器BRAM、片外存储器SDRAM；所述中央处理器对训练完成的卷积神经网络模型的权值数据进行定点量化，得到量化完成的权值数据并存储在片外的SRDAM中；DMA控制器将预先存储在片外SDRAM的权值数据和待处理的视频图像数据搬运至片上存储器BRAM进行分块存储；加速器IP核模块采用乘法器并行优化和维度变换、流水线化的行缓存和共享padding设计优化操作，由中央处理器进行启动并从BRAM中取得数据进行网络的正向计算，计算得到的图片搬运至片外SDRAM。本发明功耗大幅降低，实现了FPGA资源利用和运算效率的平衡，能够满足实际嵌入式场景下的视频图像应用需求。