一种适用于RISC-V架构的协处理器接口

摘要

本发明公开一种适用于RISC‑V架构的协处理器接口，包括：请求通道、反馈通道、存储器请求通道和存储器反馈通道，其中：所述请求通道，主要用于供主处理器在执行阶段将指令信息和源操作数派发给协处理器；所述反馈通道，主要用于供协处理器反馈主处理器告知其已经完成了该指令，并将结果写回主处理器；所述存储器请求通道，主要用于供协处理器向主处理器发起存储器读写请求；所述存储器反馈通道，主要用于供主处理器向协处理器返回存储器读写结果。本发明将通过协处理器接口让协处理器与处理器内核直接进行交互，达到协处理器与处理器内核耦合。