一种基于FPGA的动态可重配置视频缩放器

摘要

本发明提出一种基于FPGA的动态可重配置视频缩放器，包括输入视频检测、缩放地址遍历、缩放地址映射、帧缓存视频数据选择、计算输入缓存、帧缓存、计算视频数据选择、延时、抗锯齿计算、输出视频数据选择以及缩放模式识别单元。缩放模式识别单元根据给定的缩放参数生成缩放模式控制指令(数据流控制标志)和缩放计算参数，数据流控制标志通过控制三个视频数据选择单元实现对视频缩放系统的动态重构，从而实现视频缩放延时的大幅缩减以及视频缩放器对帧缓存读写带宽需求的有效减少。本发明的可配置视频缩放器具有参数可在线配置、结构可动态变化等灵活特性。