用于执行紧缩数据元素的双有符号和无符号乘法的装置和方法

摘要

公开了用于执行紧缩数据元素的双有符号和无符号乘法的装置和方法。用于执行紧缩数据元素的双同时乘法的装置和方法。例如，处理器的一个实施例包括：解码器，用于对第一指令解码以生成经解码的指令；第一源寄存器，用于存储第一多个紧缩字节数据元素；第二源寄存器，用于存储第二多个紧缩字节数据元素；执行电路，用于执行经解码的指令，该执行电路包括：乘法器电路，用于同时将第一多个紧缩字节数据元素中的每一个与第二多个紧缩字节数据元素中对应的紧缩字节数据元素相乘以生成多个乘积；加法器电路，用于将乘积的所指定的集合相加以生成针对乘积的每一个集合的临时结果；零扩展或符号扩展电路，用于对针对每一个集合的临时结果进行零扩展或符号扩展以生成针对每一个集合的扩展临时结果；累加电路，用于将扩展临时结果中的每一个扩展临时结果与存储在第三源寄存器中的所选择的紧缩数据值组合以生成多个最终结果；以及目的地寄存器，用于将多个最终结果作为多个紧缩数据元素存储在所指定的数据元素位置中。