机译:高性能32 X 32位数字乘法器的条件符号决策布斯编码器的设计
机译:使用修改后的Booth编码器进行融合加法乘积实现
机译:使用CLA和Rad-4修改的Booth编码器乘法器的IEEE 754浮点单元的有效VHDL实现
机译:高速,高效的区域,低功耗新颖的修改展位编码器乘法器用于签名无符号号码
机译:使用展位编码的高动态范围残数系统的具有自适应延迟的模乘法器。
机译:签名和无符号奖励预测错误动态增强学习和内存
机译:阵列混合乘法器与修改的布斯乘法器:比较签名的Radix-4架构的布局实现的面积和功耗