一种星敏感器时间同步信号校时方法和逻辑电路

摘要

本发明公开了一种星敏感器时间同步信号校时方法和逻辑电路，以ETR信号为基准，周期性地产生ITR信号，确保内外时间基准的一致性。在ETR信号丢失的情况下，保持ITR信号高精度地持续输出。当重新收到ETR信号时，立即与其校时。根据星敏感器的不同需求，提供同步或异步的ITR信号。

说明书

技术领域

本发明涉及信号校时领域，尤其涉及一种星敏感器时间同步信号校时方法和逻辑电路。

背景技术

星敏感器是目前卫星配备的精度最高的姿态敏感器，是一种需对星空成像的光学敏感装置。通过驱动探测器成像，提取、辨识星点，解算自身姿态信息。以内部时间基准(Internal Time Reference，ITR)信号为曝光起点，一帧帧连续曝光，计算星点质心及对应曝光中点时刻。依据时间和姿态信息，可得到星敏感器的角速度，进而预测星敏感器在下一帧周期的光轴指向，指导下一帧的图像采集和信息处理。为保证星载计算机时间与星敏感器自身时间一致，通过外部时间基准(External Time Reference，ETR)信号，周期性地为星敏感器校时，以确保ETR信号与ITR的信号一致性。

目前，随着星敏感器应用领域的不断扩大，对其时间同步信号的精度要求也日益提高，但是现有的校时方法存在许多不足，严重影响了星敏感器的精度。

发明内容

为了解决现有技术存在的上述问题，本发明提出一种星敏感器时间同步信号校时方法，包括如下。

判断步骤，判断外部时间基准ETR信号是否为有效信号，若判断结果为是，以有效的ETR信号为时间基准，计算内部时间基准ITR信号的计时周期。

校时步骤，以有效的ETR信号为计时起点，开始计时产生一组ITR信号，在最后一个ITR信号计时完成时，判断下一个有效的ETR信号是否到来，若判断结果为是，以到来的ETR信号为基准开始下一组ITR信号的计时；若判断结果为否，保持当前计时，重新计数产生下一组ITR信号。

同步步骤，若ETR信号丢失，以最后一次校时为基准，保持产生ITR信号，直至ETR信号再次到来，再立即与其校时。

判断外部时间基准ETR信号是否为有效信号包括：以ETR信号下降沿为校时基准点，当ETR信号持续1μs以上保持低电平时，判断所述ETR信号为有效的ETR信号。其中，一组ITR信号为10个周期为100ms的ITR信号，最后一个ITR信号周期为100ms±1ms。

在判断步骤之前还包括信号产生，在星敏感器上电初始时刻，等待1.3s，若有效的ETR信号在此期间到来，则立即与其校时，产生ITR信号；否则，1.3s后，自主产生ITR信号。ETR信号的频率为1Hz、5Hz或10Hz，

星敏感器为单头或多头，当为单头时输出的ITR信号相同；当为多头时，若处于同步驱动状态，输出的ITR信号相同，若处于异步驱动状态，依据上位机提供的状态信息，向不同头部输出相应周期的ITR信号。

此外，本发明还提出一种星敏感器时间同步信号校时逻辑电路，包括如下。

判断模块，用于判断外部时间基准ETR信号是否为有效信号，若判断结果为是，以有效的ETR信号为时间基准，计算内部时间基准ITR信号的计时周期。

校时模块，用于以有效的ETR信号为计时起点，开始计时产生一组ITR信号，在最后一个ITR信号计时完成时，判断下一个有效的ETR信号是否到来，若判断结果为是，以到来的ETR信号为基准开始下一组ITR信号的计时；若判断结果为否，保持当前计时，重新计数产生下一组ITR信号。

同步模块，用于若ETR信号丢失，以最后一次校时为基准，保持产生ITR信号，直至ETR信号再次到来，再立即与其校时。

判断子单元，用于以ETR信号下降沿为校时基准点，当ETR信号持续1μs以上保持低电平时，判断所述ETR信号为有效的ETR信号；其中一组ITR信号为10个周期为100ms的ITR信号，最后一个ITR信号周期为100ms±1ms。

信号产生模块，用于在星敏感器上电初始时刻，等待1.3s，若有效的ETR信号在此期间到来，则立即与其校时，产生ITR信号；否则，1.3s后，自主产生ITR信号。所述ETR信号的频率为1Hz、5Hz或10Hz。

星敏感器为单头或多头，当为单头时输出输出的ITR信号相同；当为多头时，若处于同步驱动状态，输出的ITR信号相同，若处于异步驱动状态，依据上位机提供的状态信息，向不同头部输出相应周期的ITR信号。

本发明采用的方法，与现有技术相比，其优点和有益效果是：

a)稳定可靠。可应对ETR的丢失、抖动、毛刺等问题，抵抗外部环境干扰，保障星敏感器内部时间稳定。

b)实时校时，并适应多种频率ETR。在ETR丢失并重新到来时，立即重新校时，保持与外部时间基准一致，可适应多种ETR频率。

c)自主产生高精度ITR。

d)满足同步或异步驱动需求。依据上位机提供的各个头部状态，可为不同头部提供不同周期的ITR信号，实现异步驱动。

附图说明

以下将结合附图和实施例对本发明作进一步说明。

图1为ETR校时示意图。

图2为ITR模块状态机。

图3为星敏感器时间同步信号校时逻辑电路的组成示意图。

具体实施方式

以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。

首先，判断外部时间基准ETR信号是否为有效信号，若判断结果为是，以有效的ETR信号为时间基准，计算内部时间基准ITR信号的计时周期。

ETR校时是完全独立的硬件时间同步逻辑电路，校时策略见图1。以ETR下降沿为校时基准点，当ETR持续1μs以上保持低电平时，认为检测到有效的ETR信号。此时，若ETR受外部环境干扰产生抖动或毛刺，其低电平无法维持1μs，则检测为无效信号。以有效的ETR为计时起点，开始计时产生ITR信号。

以有效的ETR信号为计时起点，开始计时产生一组ITR信号，在最后一个ITR信号计时完成时，判断下一个有效的ETR信号是否到来，若判断结果为是，以到来的ETR信号为基准开始下一组ITR信号的计时；若判断结果为否，保持当前计时，重新计数产生下一组ITR信号；若ETR信号丢失，以最后一次校时为基准，保持产生ITR信号，直至ETR信号再次到来，再立即与其校时。

如图2所示的状态机介绍了校时并自主产生ITR的过程。该模块生成内部时钟基准ITR，在外部时钟基准ETR有效的情况下，实现ITR与ETR的校时。

上电后，ITR模块进入IDLE状态，继而转入计时器初始化状态，配置各个计时器初值。配置完成后进入等待检测ETR状态，等待1.3s。若等待期间ETR信号有效，则立即校时生成ITR；若1.3s内未等到ETR有效信号，则内部生成ITR，同样进入ITR_GEN_LOW状态。该状态下产生ITR低电平，期间若检测到ETR有效信号，则转入WAIT_FOR_100MS状态与ETR校时，等待100ms后再生成ITR。若未检测到ETR有效信号，则持续50ms低电平后，转入初始化计数器状态，初始化ITR计数器。该状态下若ETR有效，则同上转入WAIT_FOR_100MS，否则转入ITR_GEN_HIGH生成49ms ITR高电平。该状态下若ITR有效，则转去等待100ms，否则持续49ms高电平后进入CHK_ITR_CNT状态。该状态下判断是否已生成10个ITR有效信号，若是，则已生成近1s的ITR信号，转入WAIT_TIME_SLOT，准备检测ETR信号；若否，则转入WAIT_1MS状态，继续生成ITR信号；期间若检测到ETR，则转去等待100ms。WAIT_1MS状态下，继续补足1ms高电平ITR信号，若检测到ETR，则转去WAIT_FOR_100MS；否则，完成后转入ITR_CNT_ADD，累计ITR计数值。WAIT_TIME_SLOT状态下，等待2ms与ETR校时，等到则立即转入LD_ITR_CNT_VAL。该状态下初始化ITR计数器，若遇ETR，则转入WAIT_FOR_100MS，否则进入下一个循环产生内部ITR。

星敏感器可以为单头或多头，当为单头时输出的ITR信号相同；当为多头时，若处于同步驱动状态，输出的ITR信号相同，若处于异步驱动状态，依据上位机提供的状态信息，向不同头部输出相应周期的ITR信号。

根据上位机提供的不同头部的状态，判断各头部对ITR周期的需求。如若需求100ms，则统一输出100ms的ITR驱动信号。如有头部需求200ms，则将ITR与标志信号做逻辑操作，输出200ms的ITR驱动信号。由此实现不同头部的异步驱动。

参阅图3所示，是星敏感器时间同步信号校时逻辑电路的组成示意图，包括判断模块31、校时模块32和同步模块33。判断模块用于判断外部时间基准ETR信号是否为有效信号，若判断结果为是，以有效的ETR信号为时间基准，计算内部时间基准ITR信号的计时周期。校时模块用于以有效的ETR信号为计时起点，开始计时产生一组ITR信号，在最后一个ITR信号计时完成时，判断下一个有效的ETR信号是否到来，若判断结果为是，以到来的ETR信号为基准开始下一组ITR信号的计时；若判断结果为否，保持当前计时，重新计数产生下一组ITR信号。同步模块，用于若ETR信号丢失，以最后一次校时为基准，保持产生ITR信号，直至ETR信号再次到来，再立即与其校时。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。