机译：高速集成电路中互连串扰噪声估计的电路模型
机译：Domino逻辑电路的比较分析，以实现更好的噪声和延迟性能
机译：亚阈值逻辑电路中nMOS和pMOS之间阈值电压不平衡导致串扰噪声增加
机译：DOMINO噪声模型：动态逻辑电路的新串扰噪声模型
机译：非常深的亚微米VLSI电路的噪声建模，评估和抗噪声设计。
机译：高动态无人机群的建模和飞行实验：带乘性噪声的随机配置控制系统
机译：高性能耐噪声Domino CMOS逻辑电路的改进技术
机译：铀资源模型研究。第四部分。逻辑：构建遗传地质模型集成逻辑电路的计算机图形程序。进度报告
