Verifying; Computer program verification; Circuit reliability; Algorithms; Complexity; Completeness; Specifications; Theses;
机译:时间逻辑可满足性检查器的公式生成方法
机译:局部公平下的重写公式线性时态逻辑模型检验
机译:线性时态逻辑的有界模型检验用于容错可逆电路的新综合方法
机译:用于监视基于行为的移动机器人的时间模糊逻辑公式的历史检查
机译:使用多路决策图对一阶时间逻辑进行模型检查。
机译:使用贴纸自动机模型检查时间逻辑公式
机译:用模型检验方法查询语义图的时态逻辑
机译:监管一致性检查的默认时间逻辑