VERY LARGE SCALE INTEGRATION; RADIATION TOLERANCE; CMOS; SINGLE EVENT UPSETS; PATENTS;
机译:适用于LHC实验的标准深亚微米CMOS技术中的耐辐射VLSI电路:实用设计方面
机译:在暴露于大气中子的容错设备中使用亚微米CMOS VLSI的前景
机译:两个适合于SEU耐受VLSI电路设计的CMOS存储单元
机译:本体偏置的自适应泄漏控制可降低CMOS VLSI电路的功耗
机译:0.13μmCMOS的耐辐射环形振荡器锁相环
机译:CMOS电压控制振荡器的开关偏置技术
机译:适用于LHC实验的标准深亚微米CMOS技术中的耐辐射VLSI电路:实用设计方面