Effets des neutrons atmospheriques sur les dispositifs microplectroniques avances, normes et applications

摘要

On sait depuis les annees 80 que les rayons cosmiques terrestres, peuvent provoquer des fautes de logique dans les circuits integres et la destruction de dispositifs de puissance. Les plus courants, denommes neutrons atmospheriques, de forte energie, superieure a 10 megaeiecironvolts, peuvent traverser les murs des batiments et a l'interieur de ceux-ci franchir tes enceintes protectrices des equipements et de leurs circuits. Le fiux de ces neutrons s'etend de 10 particules/cm{sup}2/heure au niveau de la mer a environ 10{sup}4 particules/cm{sup}2/heure a 30 000 pieds (10 000 metres), altitude typique de vol des avions, avec une modulation due aux eruptions solaires. Dans les annees 90, ce phenomene s'est de plus en plus accentue comme prevu par la "Roadmap" des dispositifs electroniques, specialement en raison de la reduction d'echelle des transistors elementaires, de l'augmentation de la bande passante du signal et de l'accroissement de la taille des memoires DRAM et SRAM utilisees soit separement, soit enfouies dans des processeurs ou des systemes sur une puce. L'accroissement du nombre de defaillances et du taux des fautes de logique devenant inacceptables, des normes de test et des solutions de conception ont ete etablies en vue de maintenir ta fiabilite des produits commerciaux et d'ameliorer celle d'equipements a haute fiabilite comme les calculateurs d'avions. Apres une description des caracteristiques du flux de neutrons atmospheriques, cet article presente ses effets sur les principales classes de dispositifs ainsi que le cas specifique de l'erreur logique isolee (SEL): Single Event Upset) provoquee par un seul neutron dans un circuit, ainsi de quelque possibilites de reduction de la probabilite de cet effet. Dans cet article, un modele est propose, appele CCPM (Critical Cross-point Model). Il permet de construire des graphes explicitant les raisons de l'evolution de la sensibilite des transistors CMOS et CMOS/SOI avec la reduction d'echelle de leurs mailles technologiques.