Analyse de dispositifs en microelectronique par microscopie electronique en transmission a haute resolution

摘要

A une echeance de 5 a 10 ans, les dimensions laterales des transistors MOS (Metal Oxyde Semiconductor) devraient etre, au niveau R&D, inferieures a 0,07 um (1). Aujourd'hui, des technologies de 0,18 um et meme de 0,13 um sont utilisees de maniere industrielle chez certains fabricants. Cette integration laterale s'accompagne d'une diminution de l'epaisseur des couches de materiaux dielectriques qui sont a la base du fonctionnement des transistors comme les oxydes tunnel en SiO_2. Pour les technologies dont les dimensions sont tres inferieures a 0,1 um (2, 3), il reste quelques obstacles technologiques serieux a maitriser comme la resolution et la tolerance en lithographie, la maitrise des effets parasites comme les effets de canal court, les fluctuations statistiques de dopage, la resistance d'acces au canal du transistor. Ensuite, il ne sera pas possible de repousser les limites au-dela desquelles la dimension des objets devient inferieure aux grandeurs physiques qui entrent en jeu comme les conductions a travers les barrieres tunnels et les effets de blocage de Coulomb. Ces limitations physiques vont conduire, pour la premiere fois dans l'histoire de la microelectronique, a envisager des dispositifs de substitution au transistor MOS classique. Aussi, de nombreux groupes de recherche ont deja propose des dispositifs innovants comme le " Single Electron Memory " (SEM) (4).