【24h】

Simulation of Fractal Immittance by Ladder Circuits

机译:梯形电路对分形阻抗的仿真

获取原文
获取原文并翻译 | 示例
           

摘要

Fractal immittance FD, expressed by an admittance #omega#~a with an optional value of a within the range 0
机译:分形阻抗FD由导纳#omega#〜a表示,可选值a在0 <1范围内,是由梯形电路模拟的,该梯形电路具有有限数量的电阻器和电容器,基于基于弛豫时间(DRT)模型。这样设计的DRT等效梯形图,例如a = 1/2,被发现比由相同梯级组成的常规梯形更加有效:例如,对于5个十年的带宽,相位角误差为+ -2度,例如,传统梯子需要6.426 X 10〜3个相同的梯级,而对于DRT等效电路,则需要11个梯级就足够了。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号