Dynamische Einprozessor-Intelligenz: Einprozessor-DSP-Architektur fur hochdynamische Antriebsregelung (Stand 26 M24)

摘要

Sie kennen das Problem: Die Fahrzeit mit Bus und Bahn wird nicht nur vom Tempo der einzelnen Verkehrsmittel bestimmt. Die Wartezeiten beim Umsteigen gehen wesentlich in die Reisezeit ein - besonders, wenn man einen Anschluss verpasst. Auf Mehrprozessorsysteme ubertragen bedeutet dies: Sind die Zykluszeiten der Systeme nicht synchronisiert, ergibt sich die Worst-Case-Zykluszeit des Gesamtsystems aus der Summe der Zykluszeiten aller Teilnehmer.