TFT の信頼性解析の現状

摘要

poly-Si TFT の信頼性解析について，現状を解説するとともに，バルク微細MOSデバイスの場合と比較しつつ，CMOS デバイスとしての低温n チャネルLDD TFT，p チャネルSD TFTについて，系統的なホットキヤリヤストレスを印加し，劣化要因の解析結果について述べている．NチャネルTFTでは，飽和領域ストレスの場合，バルクMOSデバイス同様，ΔV_tはストレス時間に対するべき乗則のもと，n＝0.4を示し，基板正孔電流の最大になるV_(sg) で ΔV_ は最大になり，ドレーン近傍の高電界領域でアクセプタ型界面準位の発生が支配的である．弱飽和領域ストレスでは，ストレス時間とともに一度飽和し，長いストレス時間ではn＝0.4を示すことから，チャネル領域全体にわたってアクセプタ型界面準位の発生が推測される．PチャネルTFT では，飽和領域ストレスの場合，バルクMOS に似て，V_tは正方向にシフトレゲート電子電流の最大になるV_(sg) でΔV_t は最大になり，n＝0.1を示すことからドレーン近傍での電子トラップが要因と考えられる．弱飽和ストレスでは，V_t は負方向にシフトレ，n＝0.2を示すことから，チャネル領域全体にわたる正孔のトラップが要因と推測される．V_(sg)が深くなるに従いn 値はn～0.3 と大きくなる傾向を示しドナー型界面準位の生成を示唆する．これらの生成電荷はSiO_2-Poly-Si膜界面，結晶粒界のトラップ，界面準位に起因すると推察される．